Family list 1 application(s) for: JP2001196590 (A)

# 1 MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE

Inventor: YAMAZAKI SHUNPEI ; ARAI YASUYUKI Applicant: SEMICONDUCTOR ENERGY LAB

IPC: G02F1/136; G02F1/1368; G09F9/00; (+23)

Publication info: JP2001196590 (A) — 2001-07-19

Data supplied from the esp@cenet database - Worldwide

# MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE

Publication number: JP2001196590 (A)

Publication date: 2001-07-19

Inventor(s): YAMAZAKI SHUNPEI: ARAI YASUYUKI

SEMICONDUCTOR ENERGY LAB Applicant(s):

Classification:

G02F1/136; G02F1/1368; G09F9/00; G09F9/30; H01L21/20; H01L21/205; H01L21/316; - international:

H01L21/318; H01L21/322; H01L21/336; H01L29/786; G02F1/13; G09F9/00; G09F9/30; H01L21/02; H01L29/66; (IPC1-7): H01L29/786; G02F1/1368; G09F9/00; G09F9/30; H01L21/20;

H01L21/205; H01L21/316; H01L21/318; H01L21/322; H01L21/336


- European:

Application number: .IP20000002019 20000107 Priority number(s); JP20000002019 20000107

#### Abstract of JP 2001196590 (A)

large number of unpaired bonding hands are formed at crystal grain boundaries, when a crystalline semiconductor film composed of crystal grains is low in orientation properties, and the crystal semiconductor film is deteriorated in carrier (electron, hole) transfer properties.; SOLUTION: This manufacturing method comprises a first process in which the surface of a substrate is exposed to a plasma atmosphere that contains halogen, a second process in which an amorphous semiconductor film is formed on the substrate, a third process in which a layer that contains a catalytic element which promotes the crystallization of the amorphous semiconductor film is formed on the amorphous semiconductor film, a fourth process in which the amorphous semiconductor film is turned into a crystalline semiconductor film through a first thermal treatment, a fifth process in which the crystalline semiconductor film is selectively removed into inland-like crystalline semiconductor films, a sixth process in which a gate insulating film is formed on the island-like crystalline semiconductor films,; and a seventh process in which the substrate is subjected to a second thermal treatment in an oxidizing atmosphere after the sixth process.

PROBLEM TO BE SOLVED: To solve the problem that a



Data supplied from the esp@cenet database — Worldwide

## (19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 **特開2001-196590** (P2001-196590A)

(43)公開日	亚成13年7	H 19 H (2001	.7.19

(51) Int.Cl.7		識別記号		FΙ			テーマコート*(参考)	
HOIL	29/786			G 0 9	F 9/00		3 4 2 Z	2H092
	21/336				9/30		338	5 C 0 9 4
G 0 2 F	1/1368			H01	L 21/20			5F045
G09F	9/00	342			21/205			5 F 0 5 2
	9/30	338			21/316		S	5F058
			審査請求	未請求	請求項の数9	OL	(全 28 頁)	最終頁に続く

(21)出願番号 特欄2000-2019(P2000-2019)

(22)出版日 平成12年1月7日(2000,1,7) (71)出版人 000153878

株式会社半導体エネルギー研究所 神奈川県厚木市長谷398番地

(72)発明者 山崎 舜平

神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

(72)発明者 荒井 康行

神奈川県原木市長谷398番地 株式会社半

遺体エネルギー研究所内


最終頁に続く

### (54) 【発明の名称】 半導体装置の作製方法

#### (57)【要約】

【課題】複数の結晶粒から成る結晶質半導体膜において 配向性が低いと結晶粒界で不対結合手が多く形成され、 結晶質半導体膜中のキャリア (電子・ホール) の輸送特 性を低下させる。

【解決手段】基板の表面をハロゲン元素を含むプラズマ 雲開気に晒す第1のT程と、前記基板とに非晶質半導体 膜を形成する第2の工程と、前記非晶質半導体膜上に該 非品質半導体膜の結晶化を助長する触媒元素が含有する 層を形成する第3の工程と、前記非晶質半導体膜を第1 の加熱処理により結晶質半導体膜を形成する第4の工程 と、前記結晶質半導体膜を選択的に除去して島状の結晶 質半導体膜を形成する第5の工程と、前記島状の結晶質 半導体膜上にゲート絶縁膜を形成する第6の工程と、前 記第6の工程の後にハロゲンを含む酸化雰囲気中で第2 の加熱処理を行う第7の工程とを有する。



## 【特許請求の範囲】

【請求項1】基板の表面をハロゲン元素を含むプラズマ 雰囲気に晒す第1の工程と、

前記基板上に非晶質半導体膜を形成する第2の工程と、 前記非晶質半導体膜上に該非晶質半導体膜の結晶化を助

長する触媒元素が含有する層を形成する第3の工程と、 前記非品質半導体膜を第1の加熱処理により結晶質半導 体膜を形成する第4の工程と、

前記結晶質半導体膜を選択的に除去して鳥状の結晶質半

導体膜を形成する第5の工程と、 前記島状の結晶質半導体膜上にゲート絶縁膜を形成する

第6の工程と、 前記第6の工程の後にハロゲンを含む酸化雰囲気中で第 2の加熱処理を行う第7の工程とを有することを特徴と

する半導体装置の作製方法。 【請求項2】基板の表面をハロゲン元素を含むプラズマ

雰囲気に晒す第1の工程と、 前記基板上に非品質半導体限を形成する第2の工程と、 前記非品質半導体限しに該非品質半導体限の結晶化と 助 長する触媒元素が含有する層を形成する第3の工程と、 前記非品質半導体限を第1の加熱処理により結品質半導

体膜を形成する第4の工程と、 前記結晶質半導体膜の選択された領域にリンを添加する

第5の工程と、 前記結晶化を助長する触媒元素を第2の加熱処理により

前記結晶質半導体膜から除去する第6の工程と、 前記結晶質半導体膜を選択的に除去して島状の結晶質半 連体膜を形成する第7の工程と、

前記島状の結晶質半導体膜上にゲート絶縁膜を形成する 第8の工程と、 前記第7の工程の後にハロゲンを含む酸化雰囲気中で第

前記第7の工程の後にハロゲンを含む酸化雰囲気中で第 2の加熱処理を行う第9の工程とを有することを特徴と する半導体装置の作製方法。

【請求項3】基板の表面をハロゲン元素を含むプラズマ 雰囲気に晒す第1の工程と、

前記基板上に非晶質半導体膜を形成する第2の工程と、 前記非品質半導体膜上に選択的に第1の絶縁膜を形成す る第3の工程と、

前記非品質半導体膜上に該非品質半導体膜の結晶化を助 長する雌媒元素を含有する層を形成する第4の工程と、 前記非品質半導体膜を第1の加熱処理により結晶質半導 体膜を形成する第5の工程と、

前記第1の絶縁膜を除去する第6の工程と、

第8の工程と、

前記結晶質半薄体膜を選択的に除去して島状の結晶質半 薬体膜を形成する第7の工程と、

等体膜を形成する第7の工程と、 前記島状の結晶質半導体膜上にゲート絶縁膜を形成する

前記第8の工程の後にハロゲンを含む酸化雰囲気中で第 2の加熱処理を行う第9の工程とを有することを特徴と する半導体装置の作製方法。 【請求項4】基板の表面をハロゲン元素を含むプラズマ 雰囲気に晒す第1の工程と、

前記基板上に非晶質半導体膜を形成する第2の工程と、 前記非晶質半導体膜上に選択的に第1の絶縁膜を形成す る第3の工程と、

前記結晶質半導体膜の選択された領域にリンを添加する 第6の工程と、

前記結晶化を助長する触媒元素を第2の加熱処理により 前記結晶質半導体膜から除去する第7の工程と、

前記第1の絶縁膜を除去する第8の工程と、

前記結晶質半導体膜を選択的に除去して島状の結晶質半 導体膜を形成する第9の工程と、

前記島状の結晶質半導体膜上にゲート絶縁膜を形成する 第10の工程と、

前記第9の工程の後にハロゲンを含む酸化雰囲気中で第 2の加熱処理を行う第11の工程とを有することを特徴 とする半導体装置の作製方法。

【請求項5】請求項1乃至請求項4のいず沈か一項において、前記石英基板の表面をハロゲン元素を含むアラズマに晒す工程は、石英基板の表面をハロゲン元素で終場させることを特徴とする半導体装置の作製方法。

【請求項6】請求項1乃至請求項5のいずれか一項において、前記ハロゲン元素を含むプラズマは、フッ素原子またはフッ素ラジカルを含むプラズマであることを特徴とする半導体装置の作製方法。

【請求項7】請求項1乃至請求項5のいずれか一項において

前記石英基板の表面に晒すハロゲン元素を含むプラズマ は、四フッ化珪素をプラズマ化したものであることを特 敬とする半導体装置の作製方法。

【請求項8】請求項1乃至請求項5のいずれか一項おい

前記石英基板の表面に晒すハロゲン元素を含むプラズマ は、三フッ化窒素をプラズマ化したものであることを特 像とする半導体装置の作製方法。

【請求項9】請求項1乃至請求項4のいずれか一項において、

前記触媒元素はニッケル (Ni)、ゲルマニウム (Ge)、鉄 (Fe)、パラジウム (Pd)、スズ (S

n)、鉛(Pb)、コバルト(Co)、白金(Pt)、 銅(Cu)、金(Au)であることを特徴とする半導体 装置の作製方法。

【発明の詳細な説明】

100011

【発明の属する技術分野】本願発明は絶縁表面を有する 基板上に薄膜トランジスタ(以下、TFTという)で構 成された回路を有する半導体装置およびその作製方法に 関する。とくに本発明は、衝素回路とその周辺に設けら れる制御回路を同一基板上に設けた液晶表示装置に代表 される電気光学装置、および電気光学装置を指載した電 子機器に関する。

#### [0002]

【従来の技術】薄黙トランジスタ(以下、TFTと記す)は、基板上に形成した半等体販を用いて代表するとができる。TFTは能輸業子として各種集積回路を形成することが可能である。株にアクティブマト)クス型の液晶素子装置の商素部に避けるスイッチング素子や、或いは面素部の周辺に設けられる原始回路を形成する素子として利用することができる。

【0003】半海体膜として非晶質シリコン膜を用いた 下下1はアロセス温度が低く生産が零場であるが、電気 的材柱が低いという欠点がある。そのために各電素に設 けるスイッチング素子としては利用できるが、駆動回路 まで形成するとは出来なかった。しかし、結晶構造を 有する半導体膜(以下、結晶質半等体限と記す)で下F てを形成すると電気的材性を高めることができることが 起力れている。基盤質半率体限と記す)、ボリシリコ 別なれている。基盤質半率体度が提供と「結晶構造 を有するシリコン限は多地晶シリコン膜、ボリシリコ、 下 FTの技術分野では非晶質シリコン膜の多くの場合 用いられている。というには、 になって結晶化させた結晶質シリコン膜が多くの場合 用いられている。

【0004】しかし、禁エル・ギーを用いる禁結品法は 600℃以上の温度で禁処理する必要があり、処理時間 610時間程度を要するものである。従って、生産性を 低下させてしまう問題がある。一方、光エネルギーを用 いる結晶化技術はエキシマレーザー美やドハGレーザー 光を用いたレーザー結晶化法が知られているが、禁結晶 化法で作製した下PTと比較して電気的特性が劣るとい う間間がある。

【0005】また、結晶程十等体限を、触覚元素を用いた熱結晶化法により形成する技術が知られている。例えば、約開平7-130652分級、約開平8-783 29号公様とで開示された技術を用いることができ、 施規元素を用いた熱結晶化によれば非晶でション機にニッケルなどの触媒元素を導入し、550で、4 時間の無処理により結晶質シリコン酸と形成することができる。

#### [0006]

【発明が解決しようとする課題】ガラスなどの基板上に 酸化シリコン、愛化シリコン、酸化空化シリコンなど体 広成る下地酸を形成し、その上に様した才島科学等体 膜を終結晶化比やレーザー結晶化法で結晶化して得られ る結晶質半等体環は、下地限と半導体壁との界面にネル ギーの大小関係の影ね合いでく111>に優先的にない。 1、その他の方面にようシグルな方板を持った結晶粉が 1、その他の方面にようシグルな方板を持った結晶粉が 多数存在してしまうことが電子線回時の解析から知られ ている。一方、ニッケルなどの触媒元素を用いた燃結局 化定す情報される結晶質半事体限は、その結晶やウス部 分はく110~に配向している。しかしながら前途のよ うに「地限と半導体限との界面エネルギーとの兼ね合い でく111~などのその他の他向が活于混在してしま

、 (0007) 複数の結晶積から成る結晶質半等体際において高向性が低いと結晶管準で不対結合手が多く形成され、結晶管準等機関のネーリア(電子・ホール)ので表しまれたりをもため、このような結晶管準線を関する下下下を表してよるが電影を対象を数をする下下でを作数でよるでは、また、結晶程界はランダムに存在するため、個々のTFTの電気的特性のパラッキの関反となる。

(2008) 本発明はこのような問題点を解決する手段 を提供することを目的とし、非晶質半等体限を発結晶化 法やレーザー結晶化法を用いて作要される結晶質半等体 販の配舶を至めることを目的とする。さらに、そのよ うな結晶質半導体膜を用いることでTFTの特性を向上 させ、特性バラツキを低減させることを目的とする。

【0009】 【課題を終決するための手段】本発明は、基板の表面を ハロケン元素を含むプラズマ雰囲気に晴す第1の工程 と、前窓基板上に非晶質学等体限を形成する第2の工程 と、前窓上標準等体限上に諸川は半等体限の結晶化 を助長する触載元素が含まするのである第3の工程 と、前窓上晶質等体限であれりの加熱処理により結晶管 半等体膜を光板を3第4の工程と、前窓は晶質等等体度 を選択的に除去して島状の結晶質半等体限と形成する第 の工程と、前窓島状の結晶質半等体限と形成する第 級を形成する第6の工程と、前記格品質半等体限とである 別工程と、前窓島状の結晶質半等体限上でデータの工程と、対して 限を形成する第6の工程と、前記第4の工程の核とハロ ゲンを含む能化労団気中で第2の加熱処理を行う第7の T程とまずまることを特徴とよる

## [0011]

【発明の実施の形態】【実施形態1】図11(A)で示すように、石英基版1101上もしくはその表面に形成されて連携に、ハロゲン原子を含む(本実施形態ではフッ素)プラズマ1103を積し基板の表面をフッ素化フッ素)プラズマ1103を積し基板の表面をフッ素化フッ素となった。具体的には、フッ素またはフッ素でコーティングする。ハロゲン元素としてはその他に塩素や奥素などを用いることも可能である。

[0012] 例えば、四フッ化注素(5iF<sub>6</sub>)または 三フッ化電素(NF<sub>6</sub>)を導入しアジズマ化してファ 原子またはファ素ラジカルを生成させる。その手段とし て、例えばアラズマCV)と設置を適用することができ る、プラズマCV D装置には、安容計合型または誘等結 合型のものをはとめ、ECR(電子サイクロトン共物) プラズマCV D装置では、マイント の形式の装置を適用しても良い、特に、ECRアラズマ やマイクロ波アラズマはガスの分解効率が高いので、フ ッ素ラジカルを対象により作ることができる。

【0013】フッ素化を行った基板表面1102に、2 0~100nm (好ましくは40~80nm)の厚さの 非品質構造を含む半導体膜1104を減圧熱CVD法、 プラズマCVD注またはスパッタ法で形成する(図11

(B))。非品質構造を含む半導体膜としては、非晶質 半導体膜、微結晶半導体膜があり、さらに非晶質シリコ ンゲルマニウム膜などの非品質機治を含む化合物半導体 膜も含まれる。例えば、プラズマCVD法でSiHaま たはSiH<sub>4</sub>とH<sub>2</sub>から作製される非晶質シリコン膜を5 5nmの厚さで形成する。或いは、減圧CVD法でSi, Heから非晶質シリコン膜を55nmの厚さで形成しても 良い。さらに、基板上に下地膜と非晶質シリコン膜とを 大気解放しないで連続的に形成することも有効である。 【0014】そして図11(C)で示すように、重量換 算で10ppmの触媒元素を含む水溶液をスピナーで基 板を回転させて途布するスピンコート法で触媒元素を含 有する欄1105を形成する。触媒元素にはニッケル (Ni)、ゲルマニウム(Ge)、鉄(Fe)、パラジ ウム (Pd)、スズ (Sn)、鉛 (Pb)、コバルト (Co)、白金(Pt)、銅(Cu)、金(Au)など である。この触媒元素を含有する層1104は、スピン コート法の他に印刷法やスプレー法、バーコーター法、 或いはスパッタ法や真空茎着法によって上記触媒元素の 層を1~5mの厚さに形成しても良い。

【0015】図11(D)で示す結晶化の工程では、まず400~500℃で1時間程度の蒸処理を行い、非晶質シリコン機の含有水素量を540%以下にする。非晶質シリコン機の含有水素量を540%以下にで最初からこの値である場合にこの燃処理はをず140%ででい、そして、ファーネスアニールがを用い、窒素等観気中で550~600℃で1・8時間の燃結晶化を行う。好適には、550℃で4時間の燃料理を行う。ことで結晶には、550℃で4時間の燃料理を行う。ことで結晶

質シリコン膜から成る結晶質半導体膜1106を得ることができる。

【0016】このようにして作製された結晶質半等株膜 1106の所定の原域をエッチングして島水半等体限1 107を形成する。そして、その上にゲート神機関1 08をシリコンを成分とする絶縁膜で20~200mの 厚さ圧形成する。例えば、アラズマCVD法で51H<sub>4</sub> とN<sub>2</sub>Oとの混合ガスから酸化紫化シリコン概を70m の厚な圧形成する。

【0017】そして、ハロゲン(代表的には塩素)を含む機化労飢気中で70~0~1100での処理型を1.0 名間間行う。この熱処理により、ゲート総線膜110 名と結果半導体膜1107との界面で新さ機化販が形成され、ゲート総線駅1108の厚さは120㎡となる。また、ハロゲン労団気での機化の過程でゲート接線取1108を急来で移入しているされると同不統行さるとができる。さらにゲート総線関1108は総線耐圧が高く。また島大学事体膜2の界面準位密度を低減させることができる。さらにゲート総線関1108は総線耐圧が高く。また島大学事体膜2の界面準位密度を低減させることができる。ほり11(E)

[0018] [実施形態」2] 実施形態」に従って作奏された島水半導体機とゲート施峰機を用いて下下で作製 たた一個を示す。例2 1は蒸板301 上に形成された チャネル型及び 6 アイル・型下下の外面構造を示している。 カチャネル型下下万度が 6 アナーを輸出、ゲート他線級310 キャネル型下下の次一トを輸出、ゲート他線級310 キャネル型下下の次一に乗化して決けられた第11、313と、前記第1の標電層に接して設けられた312、3134とから成っている。 [0019] 第1の導電層11、313は、チタン

(TTi)、タンかに(Ta)、モリフテン(Mの)、タングステン(W)など元素か、これらの元素を成分とする材料で形成する。また、第2の滞電層312、314 は抵抗率の低いアルミニウム(A1)や網(Cu)を用いれば良い、用途によっては、第1の薬電層のみで形成しても良いし、第2の滞電層の上にさらに他の滞電層を積極しても良いし、第2の滞電層の上にさらに他の滞電層を積極しても良いし、第2の滞電

【0020】pチャネル型TFTの半等体機は、ソース 額減303と、ドレイン領域304とから成っている。 【0021】チャネル邦波関第302には、あちかとめ ポロンを活加しても良い、このポロンはしまい衛電圧を 制御するために活加するものであり、同様の効果が得ら れるものであれば他の元素で代用することもできる。

【0022】こうして n サネネル理TFT がまび p チネ 水ル型TFT が気流した。第10周間線機関 315 第2個間絶線膜 316で置い、ソース側域 303、30 9、ドレイン領域 304、308と接触するソース配線 317、319とドレイマ領域 318とを設ける。図 2の開意では、これらを設けた後でパッシベーション膜 37億之では、これらを設けた後でパッシベーション原 37億之では、第30個間絶縁限 321を設ける、第30層 材料でなる第30個間絶縁限 321を設ける、第3の層 間絶縁膜は、樹脂材料に限定される必要はないが、例えば、液晶表示装置に応用する場合には、表面の平坦性を 確保するために樹脂材料を用いることが好ましい。

【0023】「実施形態3】実施形態1と同様に石英基 板1201上もしくは洗尿液間に防波された下壁原表面 をフッ素を含むアブスマ1202によった頻便「現る13 (A))した後、その頻単した表面1203上は非晶質 洋導体散1204を30~100m。 群ましくは50~ 60mの所意で形成する。例えば、アラズマCVD法で ら1は、またはS1H。とけ、から帰職される非晶質シリ コン要を55mの原文で形成する。例えば、別は、 はは、純正CVD法でS1、H、から非晶質半週末を頼り120 4上に注意(シリコン)と含む絶縁版でなるマスク膜1 205を15のmの原言で形成してりた。非晶質半導体膜120 4上に注意(シリコン)と含む絶縁版でなるマスク膜1 205を150mの原言で形成し、パターニングによって 年間 同能1206を非版者を(日3(G))、

[0024] 非飛貨構造を仓中等線展の表面に機媒元素を保持させた層を形成し、加熱処理を行う。本実施形態では、機械元素としてニッケルを用い、570℃で14時間の発処理を行う。その結果、関口部1206を起ことして概率基数と平行な方面(PRITデルた方面)に結晶化が進行し、巨視的な結晶成長方面が揃った結晶構造を仓上等体膜(本実施例では結晶質シリコン膜)が解慮される。(図13(D))

【0025】次に、結晶化の工程で用いたニックルを結 無質シリコン限から除去するゲッタリング工程を行う。 先ほど形成したマスク膜 1205をそのままマスクとして用い、15族に属する元素(本実施修ではリン)を 助する工程を行い、開口部 1206で客配した結構を リコン膜に1×10<sup>18</sup>~1×10<sup>18</sup>atoms/cm<sup>2</sup>の濃度で リンを会むリン添加削減(以下、ゲッタリング削減とい う1207を形成する。

[0026]次に、選素需照水中々550~650℃ (好ま上くは500~550℃)、4~24時間(好ま 上くは6~12時間)の熱処理工程を行う。この熱処理 工程により結晶費シリコン限中のニッケルは矢印の方向 に移動し、リンのゲッタリング作用によってゲックリング開始 107に解放を107に対策される。即ち、結晶費シリコン関中 からニッケルが除去されるため、ゲッタリング後の結晶 費シリコン限に含まれるニッケル連度法、1×10<sup>17</sup>at soc/selDT、好ましくは1×10<sup>18</sup>atss/selでは変 するととができる (図13 K B)

[0027] その後、マスク1205を除去し、得られ た結高質半導体環から実験例1と同様にして島大津を 限1208を形成する。さらに、ゲート絶縁限を形成 し、ハロゲンを含む酸化等期気中で熱処理することによ り実施物第1と同様に連絡開足がはゲート浄絶線が 成することができ、また島化半導体製との界面準位密接 を低減させることができる。そして、実施形郷2に示す 下甲で多板することができる。そして、実施形郷2に示す 【0028】「実施形態4]実施形態1と3では非晶質 構造を有する半導体駅をプラズマCVD法または減圧CV D法でSiH<sub>4</sub>やSi<sub>2</sub>H<sub>6</sub>から作駅する方法について示し た、本実施形態では他のガスを用いて作歌する場合につ いて示す。

【0029】本実施形態の作製方法の特徴は、非晶質構 造を有する半導体膜はハロゲン元素と水素を含む反応ガ スで形成することにある。具体的には、非晶質構造を有 する半導体膜として例えば非晶質シリコン膜を作製する 時にハロゲン元素と水素とを混合させる。ハロゲン元素 としては特にフッ素を用いると良く、フッ素はシリコン に対しエッチングする作用があり、膜の堆積過程におい て結合の弱い部分を優先的にエッチングすることができ る。また、水素を供給することにより膜中に残存してし まうフッ素温度を低減させることができる。そして、フ ッ素と水素の作用を利用してボイドや空孔の少ない緻密 な非品質シリコン膜を作製することができる。このよう な効果は非晶質シリコン膜の他に非晶質シリコン・ゲル マニウム (a-SiGe) 膜、非晶質炭化シリコン (a -SiC)膜, 非晶質シリコン・スズ (a-SiSn) 脚などにも適用することができる。

【0030】フッ素と木素の供給方法は、非晶質半導体 服として非晶質シリコン版を件製する場合には、反応方 えとして四フッ化性素(SiF,A)と水素(H<sub>1</sub>)、えた はSiF<sub>6</sub>とSiH<sub>6</sub>、またはSiF<sub>6</sub>とSiH<sub>6</sub>とH<sub>6</sub>の はA)トルフロロシラン (SiHF<sub>9</sub>)、ジフロロシラン (SiH<sub>6</sub>F<sub>7</sub>)、モノフロロシラン (SiH<sub>7</sub>F<sub>8</sub>)、ジフロロシラン はSiH<sub>6</sub>F<sub>7</sub>)、モノフロロシラン (SiH<sub>7</sub>F<sub>9</sub>) ボースをともできる。また、SiH<sub>6</sub>F<sub>7</sub>を直接反応さ せても良い、さらに、非晶質シリコン・ゲルマニウム概 を作製する場合にはメアレマン (GeH<sub>6</sub>)や四フッ化ゲ する場合にはメアン (CH<sub>6</sub>)やアロフッ化メタン (C F<sub>7</sub>)などを、非晶質シリコン・ズ頭を形成する場合 には木素化スズ (SnH<sub>6</sub>)を連載添加すりは良い、

【○○31】非晶質構造を有する半導体膜の厚さは25 ~100mの厚さで形成する。膜の堆積初期の段階では フッ素の効果により下地の表面をフッ素化することがで きる。

【0032】このようにフッ素と水素とを含む反応ガスで作製された非品信積造を有する半導体観1103には、成動物の熱液温度にも依むするが、酸中に水素が
0.1~20 atonicは、フッ素が0.1~10 atonicは含 有するように対象でする。原中に火素はその後の熱結晶化の工程で原中から放出されて原中に残存するが、機能化した非晶程半用によりに110つの配向性をより高めることができる。【0033】「実施影郎5」下地の表面はたに下地との相同に対して、1003個「中枢を発展」を表面によりないまなが、1003個「中枢を発展」を表面により流りることができる。【0033】「実施影郎5」下地の表面はたに下地と非に異似半級権限との界面をファ素化する方法として、図1

1 や図13で示すように石英基板上にそのまま非晶質半 導体膜を形成した後で非晶質半導体膜の表面からフッ素 を注入しても良い。その手法としてイオンドープ法やイ オン注入法を用いる。

【0034】イオンドープ法ではイオン原としてSiF «やヘリウム(He)希釈のF2を用いイオン化して非晶 哲半導体膜の表面から注入する。 加速電圧は高めに設定 して、非晶質半導体膜1103と下地膜1102との界 面またはその近傍に注入されたフッ素の濃度分布のピー クが存在するようにする。その場合、ビーク濃度は1× 1019~1×1021atoms/cm3となるようにする。イオ ンドープ法では質量分離されないのでフッ素以外の元素 も同時に注入されてしまうが、液晶表示装置などの大面 **積基板を処理するのに適している。また、イオン注入法** でも同様な濃度でフッ素を非晶質半導体膜と下地との界 面またはその近傍に注入することができる。また、フッ 素イオンを非品質半導体膜の表面から注入することで、 非品質半減体膜中に存在し得る微熱品核を破壊する作用 が同時に得られ、熱結晶化における核生成密度を低減さ **せることができる**。

【0035】このようにフッ素を注入した状態で実施形態1と同様にして非晶質半導体膜1103に接して頻繁 元素を含有する層を設けて結晶化させると同様の効果を 得ることができる。

【0036】(実施形態の1×実施所で示すようにして作 製された結晶質半導体膜は、石英基板とその上に形成し たジリコンとの野歯エネルギーが低いため、石英基板上 に形成した非晶型シリコン酸を熱結晶化法で結晶化させ るとく111>に優先的に配向し、その他にランダムな 方位を持った結晶やが多度存在することが電子機関折の 解析から知られている。一方、ニッケルなどの機械元素 を用いた熱結晶化法で性製を1な結晶費シリコン限は、 構造を右している。しかし、関接する結晶が対熱性が 成べたとが見込されている。また、その結晶形の対熱性が ないことが見込されている。また、その結晶形の活成 はく110>に配向している。その時由の一つとして ニッケルなどの被援元素を用いた場合の結晶は長過程 は、機械元素のシリサイド化物が関与しているものと考 は、機械元素のシリサイド化物が関与しているものと考

は、触媒元素のシリサイド化物が関与しているものと考 えられ、半導体機の関厚が25~100mと薄いのでそ の初期核のうち(111) 面が某数表面とほぼ垂直なも のが優先的に成長するため実質的にて110つ配同性 が高くなると考えられる。しかしながら前途のように石 英基板とシリコンとの界面エネルギーが低いのでく11 1、3-48にウェリネルの面面首なとることも可能とな

る。従って、その他の配向が若干混在してしまう。 【0037】しかし、触媒元素を用いた熟結品化法において、石英基板の表面をフッ素化しておくことにより、 石英基板との界面の影響を低減させることができ、実質的にその影響を無模することができる。その結果、結高 の配向性は表面エネルギーのみに影響されることになる が、触数工業を用いた結晶成長ではく110つの配向性 汚高まる。このような効果は適等の禁止品化法やレーザー 結晶化定などでも実現することができるが、触転元率 を用いた熟結晶化はたはいてより顕著に得ることができ 。このようにして作製された結晶質性等体限は、実施 形態2で示したようにTFTを作製するための半導体限 として軽盛に用いることができ

## [0038]

【実施例】(実施例1】本売明の実施例について図1~図4を用いて適明する。ここでは、同一参収上に源案回路とその海素回路を動削するための納削網路とを回転で使 繋する方法について説明する。但し、説明を簡単にするために、劣御国路では、シフトレジスタ回路、パッファの路等の基本回路であるCMO S回路と、サンファン回路等の基本回路であるCMO S回路と、サンファン回路等の基本回路であるCMO S回路と、サンファン回路を形成するロナマネル型下FTと図示することと

【0039】図1(A)において、基板100には、石 英基板をシリコン基板を使用することが望ましい。本実 能倒では石英基板を用いた。その他にも金属基状または ステンレス基板の表面に絶縁機を形成したものを基板と しても良い。本実触例の場合、800で以上の温底に耐 ようる副熱性を要求されるので、それを満たす基板であ ればどのような基板を用いても構わない。

【0040】そして、基板 100の下下が形成される 表面をアラズマ101 aで取曜し、その処理された場板 表面101bに、20~100 nm (対ましくは40~ 80 nm) の厚さの非晶質構造を含む半導体膜102を 被圧熱CVD法、アラズでCVD法またはスパック法で 形成する。たは、未実施所では60 nm 厚が非温帽シリ コン機を形成するが、後に熱酸化工程があるのでこの膜 厚が緩終的な下下の活性層の順厚になるわけではな い)

【0041】また、非品質構造を含む半端体製として は、非晶質半導体膜、微結晶半等体膜があり、さらに 無管シリコンがペーコかし限との非晶質精造をも化 合物半導体駅も含まれる。さらに、基板上に下地膜と非 晶質シリコン膜とを大気解放しないで連続的に形成する 立とり有労である。そうすることにり多級を表面が が非晶質シリコン限に影響を与えないようにすることが 可能となり、作製される下ドTの特性パラツキを低減さ せることができ

【0042】次に、非晶質シリコン版102上に珪素 (シリコン)を合む絶縁数でなるマスク版103を形成 し、パターニングによって開口部104a、104b形 成する。この間口部は、次の結晶化工程の際に結晶化を 助長する路媒元素を添加するための添加削域となる。 (図10月)

# 【0043】なお、珪素を含む絶縁膜としては、酸化シ

【0043】なお、柱案を含む紀縁膜としては、酸化シ リコン膜、窒化シリコン膜、窒化酸化シリコン膜を用い

(図1(D))

ることができる。選化酸化シリコン関は、は蒸、端素及び酸素を所定の量で含む総線膜であり、SIOxNyで が酸素を所定の量で含む総線膜であり、SIOxNyで 表される総線膜である。翌化酸化シリコン駅は5iH 4、N2O及びNH3を原料ガスとして作数することが可能であり、含すする壁楽器度が25atomic以上5Oatomic以上5Oatomic以上5Oatomic以上5Datomiculus。

mic大楽化すると良い。 【0044】また、このマスク膜103のパターニング を行うと同時に、後かパターニング工程の基準となるマーカーパターンを形成しておく。マスク膜103をエッ ナングする際に非晶質シリコン膜102も使かにエッチ ングされるが、この残差が接いマスク合かせの時にマー カーパターンとして用いることができるのである。 【0045】次に、特開平10-247735号公報 (米出国網番号09/034,041に対応)に記載さ たた核体に従って、結晶構造をかせ事構態を形成す る。同公報記載の技術は、非晶質構造を含む半等体膜の 結晶化に膨して、結晶構造を含む半等体膜の 結晶化に膨して、結晶化なの異する機能元素(ニッケ ル、コゾルト、グルマンカム、線、鋭、パラジウム、

結晶化平段である。 [0046] 具体的には、非晶質構造を含む半導体膜の 表面に無度元素を保持させた状態で加速処理を行い、非 品質構造を含む半導体膜に 変化させるものである。なお、結晶化主会な世等体膜に 変化でしなものである。なか、結晶化手段としては、特 網平7-130652号公園の実施例1に記載された技 術を用いても良い、また、結晶質構造を含む半導体膜に は、いかのる単結計学体膜1多結晶半導体膜16室式 が、 別公覧で形成される結晶構造を含む半導体膜16 なが、 別公覧で形成される結晶構造を含む半導体膜16 なが、 別公覧で形成される結晶構造を含む半導体膜16 なが、 別公覧で形成される結晶構造を含む半導体膜16 は、いたのである。

鉄、銅から遊ばれた一種または複数種の元素)を用いる

晶粒界を有している。 【0047】なお、同公報では触媒元素を含む層をマス ク膜上に形成する際にスピンコー大法を用いているが、 触媒元素を含む薄膜をスパック法や素着法といった気相 法を用いて成膜する手段をとっても良い。

【0048】また、非晶質シリコン膜は含有水素量にも よるが、好ましくは400~550℃で1時間程度の加 熱処理を行い、水素を十分に脱離させてから結晶化させ ることが望ましい。その場合、含有水素量を5atom%以 下とすることが好ましい。

【0049】結晶化工程は、まず400~500でで1 時間程度の熱処理工程を行い、水素を膜中から脱離させた後、500~650で(好ましくは550~600 で)で6~16時間(好ましくは8~14時間)の熱処理を行う。

[0050]本実施例では、触媒元素としてニッケルを 用い、570℃で14時間の無処理を行う。その結果、 間口部104点 104を包成として概確基版と平行な 方向(矢印で示した方向)に結晶化が進行し、巨視的な 結晶成長方向が備った結晶報急を含む半導体膜(年実施 例では結晶質シコン膜)105a~105dが派表され る。(図1(02) 【0051】次に、結晶化の工程で用いたニッケルを結晶費ション製から除まするゲッタリング工程を行う。 本実施所では、先はど形成したマスク限103をそのま マスタとして15族に属する元素(木実施所ではリン)を添加する工程を行い、開口部104a、104bで 露出した結晶質シリコン版に1×10<sup>18</sup>~1×10<sup>18</sup>は の場成でリンを含むリン添加減域(以下、ゲックリング加減ないう)106a、106bを形成する。

【0052】次に、緊촉雰囲気中で450~650℃ (野主とくは500~550℃)、4~24時間 好主 とくは6~12時間)の熱処理工程を行う。この熱処理 工程により結晶質シリコン振中のニッケルは矢印の方向 に移動し、リンのゲッタリング作用によってゲッタリン 労働度106a、106bに補度をれる。即ち、結晶質シ リコン版中からニッケルが除去されるため、ゲッタリン 労後の結晶質シリコン版107a~107kc含まれるニッケル機度は、1×10<sup>12</sup>atms/cm<sup>2</sup>以下、野ましくは1 ×10<sup>18</sup>atms/cm<sup>2</sup>以下、野ましくは1 ×10<sup>18</sup>atms/cm<sup>2</sup>以下、野ましくは1

【0053】次に、マスク版103を除止し、結晶質シ リコン版107a~107d上に後の7基物施加時の次か に保護数108を形成する、保護数108は100~ 00m(好ましては130~170m)の符ちの定 化酸化シリコン製を計は50~10であると良い。この保護数108は不動物が加速に結晶質シリコン 版が確定テラズでに唱されないようにするためと、微妙 な微態頻停で開催さするためのまかがある。

【0054】そして、その上にレジストマスク109を 形成し、保護膜108を介してp型を付与する不純物元 素(以下、p型不純物元素という)を添加する.p型不 純物元素としては、代表的には13族に属する元素、典 型的にはボロンまたはガリウムを用いることができる。 この工程 (チャネルドープ工程という) はTFTのしき い値電圧を制御するための工程である。なお、ここでは ジボラン (B.H.)を質量分離しないでプラズマ励起し たイオンドープ法でボロンを添加する。勿論、質量分離 を行うイオンインプランテーション法を用いても良い。 【0055】この工程により1×1015~1×1018at oms/cm3 (代表的には5×1016~5×1017atoms/c ㎡)の濃度でp型不純物元素(本実施例ではボロン)を 含む不純物領域110a、110bを形成する。なお、本 明細書中では上記濃度範囲でp型不純物元素を含む不純 物領域(但し、リンは含まれていない領域)をp型不純 物領域(b)と定義する。(図1(E))

【0056】次に、レジストマスク109を除去し、結 高質シリコン腰をパターニングして島状の半導体層(以 下、液性層という)111~114を形成する、なお、 活性開111~114は、ニッケルを選択的に添加して 結晶化することによって、非常に結晶性の身い補助して 切り、機で形成されている。具体的には、棒状または柱 状の結晶が、特定の方向性を持って並んだ結晶構造を有 している。また、結晶化能、ニッケルをリンのゲックリ ング作用により除法又は低級しており、活性層 1.1 1~ 1.4中に残存する触媒元素の温度は、1×10<sup>17</sup>atms/cm<sup>2</sup>である。(図1 (F))

【0057】また、pチャネル型下F7の条件数 1.1 に該国部的に添加された不縁物元素を含まない領域であり、nチャネル型下F7の活性第112~114は12 不純物領域(も)となっている。本郷創業中では、こ次都の活性第111~114は全て乗せまた法交互的に責性であると定義する。即ち、TF7の動作に支殖をきたさない環度に不執物元素が意図的に添加されている領域が実質的に基準されたいる領域が実質的に基準されている領域が実質的に基準されている領

【0058】次に、プラズマCVD法またはスパック法 により10~100nm厚の注案を含む絶縁限を形成す る。本実施例では、30nm厚の窒化酸化シリコン腰を 形成する。この注素を含む絶縁限は、他の注案を含む絶 縁限を単層または積層で用いても構わない。

【0059】次に、800~1150℃(野ましくは9 00~1000℃)の温度で15分~8時間(好ましく は30分~2時間)の熱処理工程を、酸化性野頭吹下で 行う(無酸化工程)、本実施例では酸素雰囲気中に3体 務%の強化水素を添加した雰軽が中で50℃8分 熱処理工程を行う。なお、図1(E)の工程で添加され たボロンはこの素酸化工程の間に活性化される。(図2 (A))

[0060] なお、酸化化労団気としては、ドライ酸素 雰囲気でもウェット酸素雰囲気でも良いが、半導体開中 の結晶化溶の液域にはテライ酸素雰囲気が違している。 また、キ実施何では酸素雰囲気中にハロゲン元素を含ま せた雰囲気としたが、100%酸素雰囲気で行っても精 わない。

【0061】この熱熱化工程の間、共素を合始経験とその下の活性層111~114との界面においても酸化反応が進行する。本部発明ではそれを考慮して無終的に 反応が進行する。本部発明ではそれを考慮して無終的に 形成されるゲート総経順115の限別が50~200m (対きしくは10~150m)となるように削削する。未実施例の熱能化工程では、60mmpの活性層の うた25mが酸化されて活性層111~114の限9で は45mmとなる。また、30mmが発生をもむ経験 限に対して50mmpの熱能化限が加わるので、最終的 女ゲート総終期 15の限度は10meとなっで、最終的 女ゲート総終期 15の限度は10meとなった。

【0062】次に、新たにレジストマスク116〜11 分を形域する。として、重要や付する不純的元常(以 ド、市型不純物元素という)を添加して n型を呈する不 純物面度 120〜122を形成する。なお、n型不純物 元素としては、任夫的には15歳に両する元素、典型的 にはリンまたは近素を用いることができる。(図2 【0063】この不純物領域120~122は、後にCMOSI服路およびサンプリング回路のカチャネル型下下において、LDD前域として機能させるための不純物領域である。なお、ここで形成された不純物領域にはn型不純物元素が2×10<sup>116-5×10<sup>18</sup> totus(xef)の濃度で含まれている。本明細書中では上記濃度利用でn型不純物元素を含む不純物領域をn型不純物流度を記する。</sup>

【0064】なお、ここではフォスフィン(PH<sub>3</sub>)を 質量分離しないでアラズマ随起したイオンドーア法でリ シを1×10<sup>10</sup>atoms/c学の温度で認知する。勿論、質 量分離を行うイオンインフランテーション法を用いても 見い、この工程では、ゲート膜115を介して結晶質シ リコン酸にリンを活動する。

【0065】次に、600~1000℃(好ましくは7 00~800℃)の不活性労闘気中で熱処理を行い、図 2(B)の工程で添加されたリンを活性化する。本実施 例では800℃1時間の熱処理を登業雰囲気中で行う。 (図2(C))

【0066】この時、同時にリンの添加時に損傷した活性層及び活性層とゲート絶縁限との界面を修復することが可能である。この活性化工程は電熱野を用いたファーネスアニールが好ましいが、ランプアニールやレーザーアニールといった光アニールを併用しても良い。

【0067】この工程により n型不純約領域(b) 1 2 0~122の境界部、即ち、n型不純約領域(b)の開 肥に存在する責性又は実質が、真性を領域(効論、p型 不純物領域(b)も含む)との接合都が明確になる。こ のことは、後に下FTが完成した時点において、LDD 領域とチャネル形成領域とが非常に良好な接合部を形成 しうることを選集する。

【0068】次に、ゲート配線となる等電膜を形成する。なお、ゲート配線は単層の導電膜で形成しても良いが、必要に応じて一層、二層といった側層酸とすることが好ましい。本実施所では、第1 準電膜 124 とでなる精展整形成する。(図2 (D) 【0069】ここで第1 準電壁 123、第2 等電差 124 としては、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、クングステン(W)、クロム(Cr)、シリコン(Si)から遊ばれた元素、または前記元素を直成分とする導電膜(代表的には強化タンタル、原、強化タンストン展、解とイタン層)、または前記元素を組み合わせた合金膜(代表的にはMo-W合金膜、Mo-Ta合金膜、タングステンシリサイト膜等)を用いることができる。

【0070】なお、第1導電膜123は10~50 nm (好ましくは20~30 nm)とし、第2導電膜124 は200~400 nm (好ましくは250~350 n m)とすれば良い。本実施例では、第1導電膜123と

(B))

して、50 n m塚の産化タングステン (WN) 聚を、第 2乗電限124として、350 n m塚のタングステン (W を用いる。なお、図示しないが、第1等電限123の下 にシリコン根を2~20 n m 程度の厚さで形成しておく ことは有効である。これによりそりに手腕を含むる等電限の影響性の由とと、液化貼りを以上を形成される等る。

【0071】また、第1等電膜123として壁化タンタル膜、第2等電膜としてタンタル膜を用いることも有効である。

【0072】次に、第1事電限123と第2審電数12 4とを一括でエッチングして400m両序のゲート配線 125-128を形成する、この時、制御回原に形成さ えるゲート配線126、127はn型不純物面域(b) 120~122の一部とケート純極数115を介して重 なように形成する。この重なった部分が後にLov領域 となる。なお、ゲート配線128。128は1期面では 二つた見えるが実際は速度的に繋がった一つのパターン から形成されている。【022(21)

[0073]次に、レジストマスク129を形成し、同 取べ物が元素(実施例ではよびカン)を添加して高い 取べれではシボラン (B. H.) を用いたイカンドーブ は、勿論、イオンインブランテーション法でも良い)に より3×10<sup>12</sup>・3×10<sup>11</sup>はcms/rs<sup>2</sup> (流度でポロンを添加 する。たお、本明報書中では上記機能相所で甲基不稀的 元素を含む不棒物領域を可避不棒物領域(a)と定義す 。 (図3(A)と

[0074]次に、レジストマスク129を除去し、ゲート監接及びウキネル地下下ドとなる領域を受か レジストマスク132~134を形成する。そして、n 盤不純的元素 (未実施所ではリン) を添加して高高度は、 リンを含む下機制度は135~14 を形成する。ここでも、フォスフィン(PH<sub>3</sub>) を用いたイオンドーブ法 (の領。イオンインプランテーション法でも良い)で行い、この前域のリンの温度は1×10<sup>35~1</sup>×10<sup>31</sup>atoms/cm<sup>2</sup>(代表的には2×10<sup>35~5</sup>×10<sup>31</sup>atoms/cm<sup>2</sup>)とする。(図3 (B))

[0075] なお、本明編集中では上屋環境範囲で n型 不総物元素を含む不純物領域を n型不機物領域 (a) と 定義する。また、不純物領域 135-14 17所成され た領域には既に前工程で添加されなリンまたはボロンが 含まれるが、十分に高い速度でリンが発加されることに なるので、前工程で添加されなリンまたはボロンの影響 は考えなくて良い。従って、本明細集中では不純物領域 135-14 1は n型不純物領域 (a) と言い娘えても 様わない。

【0076】次に、レジストマスク132~134を除去し、ゲート配線125~128をマスクとして自己整合的にn型不補物元素(本実施例ではリン)を添加す

(c)と定義する、(図3(C))
(0077)なお、この工程ではゲート配線で隠された
部分を除いて全ての不純新線域にも1×101<sup>64</sup>-5×1
01<sup>63</sup> attesなでは、対象では、また、10<sup>63</sup> が表した。また、10<sup>64</sup> が表した。10<sup>64</sup> では、また、10<sup>64</sup> では、10<sup>64</sup> では、10<sup>64</sup>

【0078】次に、第1層間絶縁膜 148と形成さる。 第1層間縁膜 148としては、珪添き含む移縁酸、具 体的には繁化シリコン膜、酸化シリコン膜、紫度腫化シ リコン膜またはそれらを組み合わせた視層膜で形成すれ ば良い、また、膜明は100~400mとすれば良い、 、本実施例では、プラズマCVD法で51片、N 10、NH。を照料ガスとし、200m厚の強化能化シ リコン膜(但し葉素濃度が25~504tomに(2)を用い 2010年

【0079】その後、それぞれの濃度で添加された1型または2型不穏物元素を活性化するためた熟拠項工程や 「かた、この工程はファーネスアニール法、レーザーア ニール法、ランアアニール法またはそれらを併用して行うことができる、ファーネスアニール法でも多併用して行うことができる。ファーネスアニール法でう場合は、 不活性労闘所は一において500~800℃、野ましくは 550~600℃で行えば良い、本実絶例では600 ℃、49間の熱処理を行い、不純物元素を活性化する。 (図3(D))

【0081】次に、活性化工程の後、3~100%の水 素を含む雰囲気中で、300~450℃で1~4時間の 無処理を行い、活性層の水素化を行う。この工程は熱的 に励起された水素により半導体圏のゲングリングボンド を終端する工程である。水素化の他の手段として、プラ ズマ水素化(プラズマにより励起された水素を用いる) を行っても良い。

[0082] 活性仁工程を終えた。第1期間時機関1 48の上に500 nm~1.5μεβの第2期間能検取 149を形成する。本実施所では第2期間地検取 149を形成する。本実施所では第2期間地検験 [49 として800 nm 別の酸化シリコン膜をデラズマでVD により形成する。こうして第1間地検験 [新化シリコン 限) 148と第2期間地検験 [新化シリコン 限) 148と第2期間地検験 [新化シリコン 限) 149との特別膜でなる1με時の期間地検験を形 成する。

【0083】なお、後の工程で耐熱性が許せば、第2層 間絶縁膜149として、ポリイミド、アクリル、ポリア ミド、ポリイミドアミド、BCB(ベンゾシクロブテ

ン)等の有機組態度を用いることも可能である。
[0084] その後、それぞれの下下のソース領域ま
たはドレイン領域に達するコンタクトホールが形成さ
れ、ソース配建 150を形成するた
のにドレイン配線 154 に MOS回路を形成するた
めにドレイン配線 154 に MOS回路を形成するた
めにドレイン配線 154 に サヤネル型下下とのサヤル型下下との間で大連配をおている。全た、四元
ていないが、本実施所ではこの配線を、 Ti 膜を 200
nm、 Ti を含むアルミーク人服500m、 Ti 駅 100 nmをスパッタごで連続して形成した3層組織の積

層膜とする。(図4(A))

【0085】次に、パッシベーション数157として、 望化シリコン数、能化シリコン数、または強化酸化シリ コン数で50~500nm (代表的には200~300 nm)の厚さで形成する。この時、未実施例では限のアラ 成に先立って日。、NH。青木木巻を1分末と用いてアラ ズマ処理を行い、成頭後に熟処理を行う。この前処理に より動成された木素が第1、第2層間障極製中に供給さ れる。この地でが処理を行う。ことで、パッシベーシン 別数157の限質を改善するとともに、第1、第2層間 総縁製件に添加された木素が下層肌に散散するため、効果的に活性層を未配するとか、効果

[0086]また、パッシベーション関157を形成した後に、さらに水素化工程を行っても良い、例えば、3 100%の水表を含む雰開気中で、300~450℃で1~12時間の熱処理を行うと良く、あるいはプラズマ水素化注を用いても同様の効果が得られる、なお、水光化工程後に創業で振たドレインを観象接続するためのコンタクトボールを形成する位置において、パッシベーション関157に同口部(図示せず)を形成しておいても良い。

【0087】その後、有機衝脂からなる第3層間絶縁膜 158を約1μmの厚さに形成する。有機樹脂として は、ボリイミド、アクリル、ボリアミド、ボリイミドア ミド、BCB (ベンゲンクロプテン)等を使用することができる、有機処面限を用いることの利点は、成販方法が簡単である点や、比減電が低いので、寄生学量を低減である点、平型性に優れる点などが上げられる。なお上述した以外の有機動能製や有機深510代合物などを用ることをできる。ここでは、基板に塗布後、無当合するタイプのボリイミドを用い、300℃で焼成して形成する。

【0008】次に、画素回路となる頻繁において、第3 開間絶縁限158上に連載限159を形成する。なお、 本明細書中では光と電磁波を進るという意味で産齢製と いう文言を用いる。連載膜159はアルミニウム(A 1)、チタン(T1)、アクタル(T1ミニウム(A 1)、チタン(T1)、アクタル(T1ミンウム 元素でなる態またはいずれかの元素を主成分とする際で 100~300nmの厚さに形成する。本実施例では1s はのチタンを含着亡せたアルミニウム限を125nmの 個名に解析する

【0089】なお、第3層間絶縁襲158上に酸化シリコン脱跡の絶縁脱を5~50 n m形成しておくと、この上に形成する連絡側の密着性を高めることができる。た、有機関節で形成した第3層間絶縁駆158の表面にCF、ガスを用いたアラズマ処理を練すと、表面改賞により順しに形成する運蒸製の密着性を向上させることができる。

【0090】また、このチタンを含有させたアルミニウム酸を用いて、減を脱だけでなく他の実施配線を形成することも可能である。例えば、刺側回路内で回路間やつなく複数配線を形成できる。但し、その場合は速膨致とは接続配線を形成する材料を成肢する前に、予め第3 間間能経際にコンタクトホールを形成しておく必要がある。

【0091】次に、遮蔽製159の表面に陽極級化法またはプラズマ酸化法、たまり 20~100m 所 軽ましくは30~50mm)の一般を受ける を砂能と160を形成する。本実施所では遮蔽数159 としてアルミニウムを主成かとする販を用いたため、陽 極酸化物160として酸化アルミニウム膜(アルミナ 膜)が残成される。

【0092】この陽極能化処理に際して、まず十分にア ルカリイオン濃度の小さい溶石酸エチレングリコール溶 液を作繁する。 たは15%の溶石酸アンモニックル 液とエキレングリコールとを2:8で混合した溶液であ り、これにアンモニア水を加え、pHが7±0、5とな えように調節する。そして、この溶液中に降低となる白 金電軽を設け、直套膜159が形成されている基底を溶 液に浸し、運套膜159を開始として、一定(数mA~ 数+mA)の重定電液を流す。

【0093】溶液中の陰極と陽極との間の電圧は陽極酸 化物の成長に従い時間と共に変化するが、定電流のまま 100V/minの昇圧レートで電圧を上昇させて、到 達電圧45Vに達したところで隔極酸化処理を終了させる。このようにして進度膜159の表面には厚さ約50 mmの隔極酸化物160を形成することができる。また、その結構、進転膜159の原厚は90 nmとなる。なお、ここで示した隔極酸化法に係わる製顔は一例にすぎず、作戦する素子の大きさ等によって当然最適低は変化しるものである。

【0094】また、ここでは陽極酸化法を用いて遮載膜 表面のみに絶縁膜を設ける構成としたが、絶縁膜をプラ ズマCVD法、熱CVD法またはスパッタ法などの気相 法によって形成しても良い。その場合も膜厚は20~1 00nm (好ましくは30~50nm) とすることが好 ましい。また、酸化シリコン膜、窒化シリコン膜、窒化 酸化シリコン膜 DLC (Diamond like carbon) 膜 砂化タンタル際または有機樹脂膜を用いても良い。 さらに、これらを組み合わせた積層膜を用いても良い。 【0095】次に、第3層間絶縁膜158、パッシベー ション酸157にドレイン配線156に達するコンタク トホールを形成し、画素電極161を形成する。なお、 画素電極162は階接する別の画素の画素電極である。 画楽電極161、162は、透過型液晶表示装置とする 場合には透明導電牒を用い、反射型の液晶表示装置とす る場合には金属膜を用いれば良い。ここでは透過型の液 品表示装置とするために、酸化インジウム・スズ(IT 〇)膜を110nmの厚さにスパッタ法で形成する。 【0096】また、この時、画素電極161と遮蔽膜1 59とが陽極酸化物160を介して重なり、保持容量 (キャパシタス・ストレーシ)163を形成する。なお、この場 合、遮蔽膜159をフローティング状態(電気的に孤立 した状態)か固定電位、好ましくはコモン電位(データ として送られる画像信号の中間電位) に設定しておくこ とが望ましい。

[0097]こうして同一塩を上に、制御回路と画素回 路とを有したアクティブマトリクス基板が完成した。な お、図4 (B)においては、制御回路にはロケナネル型 TFT1301、ロケナネル型TFT1302、130 3が形成され、画楽四路にはロケナネル型TFTでなる 画素TFT1304が形成された。

[0098] 制制回路のpチャネル型下下1301には、チャネル形成領域201、ソース開域202、ドレイン領域203がそれぞれり型不転物削減(a)で形成される。但し、厳密にはソース202領域及びドレイン領域203に1×10<sup>16</sup>~5×10<sup>18</sup>atoms/cm<sup>2</sup>の適度でリンを及くないる。

【0099】また、nチャネル型下FT1302には、 ナャネル形成領域204、ソース領域205、ドレイン 領域206、そしてチャネル形成領域とドレイン領域と の間に、ゲート総総要を介してゲート登録と重なった領域 域(本明編書中ではこのような領域をしい領域という。 なお、の社2000年14中の意味で付した。)207が形成さ れる。この時、Lov領域207は2×10<sup>16</sup>〜5×10
<sup>18</sup> atoms/cm<sup>3</sup>の濃度でリンを含み、且つ、ゲート配線と 全部重なるように形成される。

【010】また、nチャネル型TFT1303には、 チャネル形成領域208、ツース領域209、ドレイン 領域210、セレチャネル形成領域を挟むようにして LDD領域211、212が形成される。即ち、ソース 領域とチャネル形成領域との間及びドレイン領域とチャ ネル形級領域をの間に、DD前域が形成される。

【01011なお、この構造ではLDD和東211、2 12の一部がゲート配線と重なるように配置されたため に、ゲート砲線を介してゲート配線と重なった領域 (Lo・領域)とゲート配線と重なっない領域(小明網書 中ではこのようを領域として前域という。なお、offは offset/の家庫で付した。)が実現されている。

【0104】本実施所では、両素回路および制御回路が 要求する回路仕様に応じて各回路を形成するFTの構 登を設御化、半線体装置の動性性能よな信頼低を向 上させることができる。具体的には、カチャネル型下F 1は回路仕様に応じてLDD削級の配置を異ならせ、L の領盤またはしの行領級を使い分付もことによって、同 一基収上に高速動作またはホットキャリア対策を重視し たTFT構造と、低オフ電流動作を重視したTFT構造 を実践できる

【3105】例えば、アクティブマトリクス型液晶表示 装置の場合、ロテャネル駅TFT1302は高速動作 電視するシアトシスタ目隔、分周波側路、信号外割目 路、レベルシフク回路、パッファ回路などの朝即回路に 適している。即ち、チャネル形成領域とドレイン領域と の間のみにしい領域を形成することで、できるだけ妖抗 成分を低減させつつホットキャリア対策を重視した構造 となっている。これは上型回路軒の場合、ソース領域と ドレイン領域の機能が変わらず、キャリア(電子)の移 頼する方向が一般だからである。

- 【0106】但し、必要に応じてチャネル形成領域を挟 んでしい領域を形成することもできる。即ち、ソース領 域とチャネル形成領域の間、及びドレイン領域とチャネ ル形統領域との間に形成することも可能である。
- 【0107】また、nチャネル型下FT1303はホットキャリア対策と低オフ電流動作の及方を重視するサンプリング回路(サンブルホールド回路)に適している。即ち、Lov領域を形成することでエットキャリア対策とし、さらにLotf領域を形成することでエオー電流動作を実現する。また、サンプリング回路はソース領域とドレイン領域の機能が反転してキャリアの移動方向が180°変わるため、ゲート配接を中心に超対称となるような構造としな行ればならない。なお、場合によってはLov領域のみとすることもありうる。
- [0108] また、nチャルル型下FT1304は低オ フ電流動作を兼配した画素回路、サンプリング回路(ウ ンプルホールト配路)に適している。即ち、オフ電流値 を増加させる要因となりうるLov領域を配置せず、Lof 領域とオフセット領域を配置することで低メフ電流動 作を実現している。また、制御回路のLDの側域と 低い適度のLDD領域をLoff領域として用いること で、多少オン電流値が低下しても機能的は、7型高域が開場
- 低減する対策を打っている。さらに、n型不純物領域 (a) 221はオフ電流値を低減する上で非常に有効で あることが確認されている。
- 【0109】また、チャネル長3~7μmに対して n.チャネル型TFT1302のLの傾成207の長さ (編) 40、3~3、0μm(代表的には0、5~1、5μmとすだは良い、また、n.チャネル型TFT303のLの傾成211a、212の長さ (編) は0、3~3、0μm、代表的には0、5~1、5μm、Loff領域211b、212をの長さ (編) は1、0~3、5μm、代表的には1、5~2、0μmとすが損免り、また、需素TFT1304に設けられるLoff領域217~220の長さ (編) は0、5~3、5μm、大き的には2、0~2、5μmとすれば配り、
- 【0110】さらに、pチャネル型TFT1301は自己整合(セルフアライン)的に形成され、nチャネル型TFT1302~1304は非自己整合(ノンセルフアライン)的に形成されている点も本発明の特徴の一つである。
- 【011】また、本実施例では保持容量の誘電体として比減電率がアータと高いアルミナ服を用いたことで、必要な保持容量の占有面積を少なくすることができる。さらに、本実施例のように商素下下上に形成される遊漫機を保持容量の一方の電能とすることで、アクティブマトリクス型液晶表示装置の商度表示部の側目率を向上させることができる。
- 【0112】なお、本発明は本実施例に示した保持容量 の構造に限定される必要はない。例えば、本出額人によ

- る特願平9-316567号出願、特願平9-2734 44号出願または特額平10-254097号出願に記 該された構造の保持容量を用いることもできる。
- 【0113】ここでアクティアマトリクス基板から、ア クティブマトリクス型発品板元装置を作製する工程を設 明する、図号に示すように、図4(B)の状態の基板に 対し、配値限501を形成する。本実純所では最向限と しており4~5階を押いる。また、前向基板502 は、透明練電限503と、配向限504とを形成する。 なお、傾向基板には必要に応じてカラーフィルターや違 金融管が終しても扱い。
- 【01141次に、配向販売利収した像、ラビング処理 を施して液晶分子がある一定のフレチルト角を与し 向するように関節する。そして、画素回路と、制制回路 が形成されたアンティブマトリクス基準と対向速度と を、公知のセル組み工程によってシール材料やスペー (共に原元セギ)などを介して貼りあわせる。その後、 可基板の間に液晶5 0 5を注む、まし却(10元では) いれば良い、このようにして関与に対かの液晶材料を用 いれば良い、このようにして関与に示さアクティブマト リクス型液晶素を運動ができない。
- 【0115】 [実施例2]
- 【0116】ここでは商素部の商素下FFと、商素剤の 周辺に設けられる原動回路(ソース信号報原動回路、プ ト信号報原動画路・プ サー信号報原動画路等)の回路下FFを同一素板上に作 製する方法について工程に使って詳細に説明する。但 し、 説明を簡単にするために、CMの5回路と、 のチャ 水ル程FFFと予紹示することにする。
- イルは、FICを200人のようなことです。 (0.117)間で、人のとはいて、6000は用熱性を 有する基板であり、元基板、シリコン基板、セラミッ クス基板、金属基板(代表炉にはステンレス基板) にはば良い。との基板を用いる場合においても、必要に 応じて下地膜(好ましくは注彙を主成分とする絶縁側) を設けても様わない。
- 【0118】次に基板表面をフッ素を含むプラズマ60 01aで処理した後、その処理した表面6001b上に 20~6050nm (好ましくは30~80nm) の厚 さで非晶質構造を有する半導体膜を、プラズマCVD法 やスパッタ法などの公知の方法で形成する。本実施例で は、プラズマCVD法で非品質シリコン膜を53nmの 厚さに形成した。非品質構造を有する半導体膜として は、非晶質半導体膜や微結晶半導体膜があり、非晶質シ リコンゲルマニウム膜などの非品質構造を有する化合物 半導体膜を適用しても良い。また、下地膜を形成する場 合、下地膜と非晶質シリコン膜とは同じ成膜法で形成す ることが可能であるので、両者を連続形成しても良い。 下師牒を形成した後、一旦大気雰囲気に晒さないことで その表面の汚染を防ぐことが可能となり、作製するTF Tの特性バラツキやしきい値電圧の変動を低減させるこ とができる。

- 10119】そして、公別の結晶化技術を使用して非晶質シリコン機から結晶質シリコン機6002を形成する。例えば、レーザー結晶化法や熱結晶化法(原附成長法)を適用すれば良いが、ここでは、特問平7-6030652号公保管研究された技術に貸って、機械実施計れる結晶化法で結晶質シリコン機6002を形成し
- 10120】なお、非晶質注素膜の結晶化を助長する触 媒元素としてニッケル(Ni)を含有した溶液をスピン コート法により塗布し、Ni含有層を形成した。また、 触媒元素としてはニッケル以外にも、コバルト(C
- o)、鉄(Fe)、パラジウム(Pd)、白金(P t)、銅(Cu)、金(Au)等を用いることができ
- t)、銅(Cu)、金(Au)等を用いることができる。
- [0121]また、上記地級元素の添加工程は、レジストマスクを利用したイオン注入法またはブラズマドーゼ ング弦を用いることもできる。この場合、添加頭側の占 有面積の低減、積板長領域の成長距離の制御が容易とな るので、機能化した回路を構成する際に有効な技術とな る。
- 【0122】また結晶化の工程に先立って、非晶質シリコン酸の含有水素素にもよさが、400~500でで1 時間程度の発現を行い。含布水素量を5atom2以下にしてから結晶化をせることが望ましい。触媒元素の認加工程が終了したら、450でで1時間程度の水素はしの後、不活性労頭気、水素等頭気よては酸素が頭気でとおいて500~700℃(代表的には550~650℃)の温度でイン4時間の振動程を加て7650~30時で、42時間の振動程を10つ、12時間の脈炎処理を行い非晶質シリコン膜の結晶化を行う。本実絶例では環業雰囲気で60℃、12時間の脈炎処理を行い非晶質シリコン膜の結晶化を行う。
- 【0123】非晶質シリコン膜を結晶化させると原子の 再配別が起こり緻密化するので、作製される結晶質シリ コン膜の原さは当初の非晶質シリコン膜の原さ(本実施 例では53nm)よりも1~15%程度減少した。(図 5(A)),
- 【0124】そして結晶質シリコン酸6002上に酸化 珪素機からなる130nmの厚さの保護機化機6003 を形成した。そして結晶質シリコン酸6002にゲッタ リング領域を形成するために、保護酸化機6003に開 口部60004を形成した。(図5(B))
- 【0125】そしてレジストマスクら005を除去した 後に、結晶質シリコン膜6002中のニッケルを除去す るために、リシをドービングする。すると、関川語60 04から結晶質シリコン膜6002にリンがドーピング され、ゲッタリング削減6007が形成される。 シ、ドーピングの加速電圧と、酸化酸で成る保護酸化膜 6007の厚さを赴途化し、リンが保護熱化酸6007 を実質的に突き抜けていようにより
- 【0126】ドーピングはリン (P) の濃度が1×10

- 20~1×10<sup>21</sup> atoms/cm<sup>2</sup>程度になるように調節した。本実施例では、リン(P)の濃度が5×10<sup>20</sup> atoms/cm<sup>2</sup>となるように、イオンドーピング装置を用いて行った。
- 【0127】なお、イオンドーアの際の加速電圧は10 kevとした。10kevの加速電圧であれば、リンは 保護酸化膜6007の厚さを100nm以上とするとほ とんど通過することができない。
- 2のとの無期からことができない。 【9128】その後、600での産業契則気にて1~1 2時間(木実統例では12時間)然アニールし、ニッケ ル元素のゲックリングを行った、地域によりニッケルが リンに敷い着せられることになる。600での温度のも とでは、リン版子は繋中を往とんど動かないが、ニッケ ル原子は繋りこの無形数度されそれ以上の距差を移動 することができる。このことからリンがニッケルのゲッ タリンドに脱も速した元素の1つであることが理解でき る、【図写「CV」
- 【0129】次に保護酸化膜6003をマスクとしてエッチングし、ゲッタリング領域6007を除去する。 (図5(D))
- 【0130】そして保護般化限6003を除去した後に (図6(A))、非晶質シリコン限6002を覆うよう に基板6001上に酸化性条限からなる酸化限6008 aを形成した。本実施例では20nmの厚さで形成し た、(図6(B))
- 【0131】次に結晶質シリコン膜6003を酸化性気 体の雰囲気下でアッシン学ることにより、結晶質シリ コン酸6003のシリコンの密度と上げ、膜を建筑にした。本実施例では、950でで酸素雰囲気下で熱酸化 し、結晶質シリコン酸6003の原序を15nm利度減 少させた、(06(C))
- 【0132】そして熟酸化により厚さが大きくなった熱 処理総能化限6008bを除去し(図6(D))、パタ ーニングすることによって、半導体脱6010、601 、6012を形成した、(図7(A))
- (0133) そして、半準未敷 (010,6011,6 012を覆って第1ゲート連線販6013が減される。代差的には、脓化性素限以は繁化性素膜から之る第 が一ト連線販6013を、その販原が5~200nm (対主しくは100-150nm)となるように形成すれば良い、本実維所では酸化性素限まなは酸化性素を主成分とする酸からなる第1ゲート地線販6013の助厚を40nmとした、(227(8))
- 【0134】次にレジストマスク6014を利用して第 ガケト油経販6013の一部をエッチングすることに より、半導体限6012の一部を繋出させた。そい シャドーピングすることによって、Csの一部となる不 結粕部版(Cs朝散)6015を形成した。ドーピング は加速電圧10keV程度で行い、リン(P)の譲渡が ×10<sup>12-1</sup>×1×10<sup>12</sup> a t o m s / c m<sup>2</sup>程度になる

ように剥節した。本実施例では、リン(P)の濃度が5 $\times$ 10<sup>19</sup> a toms/cm<sup>3</sup>となるように、イオンドーピング装置を用いて行った。(図7(C))

[0135] レジストマスク6014を除去した後、第 2ゲード絶縁限6016の形成した。代表的には、第2 ゲード絶縁度6016の限即は5つ~200nm 好ましくは100~150nm)とすれば良い。本実施所では 窓化性薬販からなる第2ゲート絶縁度6016を、その 限野が20nmとなるように形成した。(図7(D)) [0136]そして第1等電標の017及び第2等電報 6018を環に形成した。本実施所ではゲート電極を多 層構造とするが、ゲート電後を単形で形成していて6よ

【0137】そして閉口部6004及び結晶質シリコン ψ6002のpチャネル型TFTが形成される部分を覆 ってレジストマスク6005を形成した。そして結晶質 シリコン膵6002のnチャネル型TFTが形成される 部分に1.きい値電圧を制御する目的で、p型を付与する 不純物としてボロン (B)をドーピングした。ドーピン グは加速電圧30keV程度で行い、ボロン(B)の識 度が5×10<sup>17</sup>~5×10<sup>18</sup>atoms/cm<sup>3</sup>程度に なるように調節した。本実施例では、ボロン(B)の議 度が1×1018 atoms/cm3となるようにした。 ボロン (B) の添加はイオンドープ法で実施しても良い し、非晶質シリコン膜を成膜するときに同時に添加して おくこともできる。そして結晶質シリコン膜6002の 特性によっては、しきい値電圧を制御するためにボロン (B) ではなくリン (P) を添加しても良い。ここでの ボロン (B)添加は必ずしも必要でないが、結晶質シリ コン脚6002のボロン(B)を添加した部分(チャネ ルドープ部) 6006はnチャネル型TFTのしきい値 電圧を所定の範囲内に収めるために形成することが好ま しかった。(図8(A))

mの腹皮で形成されている。また第二等電腦6018は タングステンシリサイドであり、スパッタリングだり 150 nmの腹壁で形成されている。(図8(B))こ の場合。金部酸を用いるよりも若干抵抗が上がらが、金 級シリサイド展と主意限との機構造ごあた。たち添1等電弧6 (21は電化タンタル(TaN)、原、壁化タングラン (MoN)、タングステンシリサイド、チクンシリサイ または毛リブデンシリサイドが振促する長々、第2 帯電額602にランタル(TaN)、原、空化タングラン とリブデン(MoN)、タングステン(W)から遊ばれた モリブデン(MoN)、タングステン(W)から遊ばれた 元素、または前記元素を主張分とする合金か、前記元素 を組み合わせた合金酸(代表的にはMo W合金酸、M の一百金合金酸、7年級1・25%。

[0138]第1導電膜6017はn型の不純物を有す

る結晶質シリコン膜であり、CVD法を用いて150n

【0139】次に第1導電膜6017及び第2導電膜6 018をパターニングし、pチャネル型TFTのゲート 電極6020、nチャネル型のTFT6021、602 2. Cs電極6023を形成した。(図8(C)) 【0140】そしてゲート電極6020、6021、6 022. Cs電極6023をマスクとして利用し、半導 体膜6010、6011及び半導体膜6012の一部に n型を付与する不純物をドーピングし、不純物領域60 24~6029を形成した。n型を付与する不純物とし ては、リン(P)や砒素(As)を用いれば良く、ここ ではリン (P) を添加すべく、フォスフィン (PH<sub>3</sub>) を用いたイオンドープ法を適用した。ドーピングは加速 電圧40keV程度で行い、リン(P)の濃度が5×1 017~5×1018 a t oms/c m3程度になるように 調節した。本実施例では、不純物領域6024~602 9のリン(P)の濃度が1×1018 a t o m s/c m3 となるように、イオンドーピング装置を用いて行った。 木明細書中では、ここで形成された不純物領域6024 ~6029に含まれるn型を付与する不純物の濃度を (n-)と表す。(図8(D))

【0141】次にpチャネル型下FTとなる半導体製6010と、nチャネル型下FTとなる半導体製6010と、nチャネル型でFTとなる半導体膜601、6012を砂を置きまったとフジストマスク6030、6031、6032を形成した。そしてレジストマスク6030、6031、6032を利用して半導体製6011、6012の一部に同型を付予する不規制をドーピングし、不減物領域6033~6036を形成し

【0142】不整物領域6033~6036の形成は、 フォスフィン (PH<sub>1</sub>)を用い近イオンドーブ法で行 い、ドーピングは加速電圧40keV程度で行い、リン (P)の適度が5×10<sup>10</sup>~5×10<sup>21</sup>atoms/c m程度になるように関連した、大乗機削では、不軽物 領域603~6036のリン (P)の温度が1×10 <sup>10</sup>atoms/cm<sup>12</sup>となるようにした、平期間書中で は、ここで形成された不終物前域6033~6036に 含まれる n型を付与する不無物の過度を(n+)と表 で、(図9(A)

【0143】レジストマスク6030~6032を除去 し、ホケャネル電TFTとなる部分及だらとなる部分 レジストマスク6039で渡った。そして半導体限6 010にp型を付与する不転物をドーピングした。本実 施例では、ジボラン(B<sub>1</sub>日<sub>8</sub>)を用いたイオンドープは 不転輪前媒合037、6038を形成した、ドーピン グは加速電圧40ke V程度で行い、ボロン(B)の濃 度が5×10<sup>19</sup>-5×10<sup>19</sup> atoms/cm<sup>2</sup>程度 るように調節した。本実施所では、不確か順度603 7、6038のボロン(B)の濃度が1×10<sup>10</sup> atoms/cm<sup>2</sup>程度 で形された。本実施所では、不確初順度603 7、6038のボロン(B)の濃度が1×10<sup>10</sup> atoms/cm<sup>2</sup>となるようにした。本明細書中では、こ で形成された不純精削域6037、6038に含まれる

- p型を付与する不輔制元素の選度を(04)と表す。 不統帥前総6037、6038には、既に前工程で添加 されたリン(P)またはボロン(B)が含まれている が、それに比して十分に高い選度でボロン(B)が添加 されるので、p配の準電性が確保され、下下7の特性に 何な影響を与えることはない(因9(B))
- 【0144】レジストマスク6039を除去した後、絶 経際6040を形成した。絶縁腰6040は壁化性素膜 からなり、CVD法によって態厚70nmに形成され た、(図9(C))
- 【0146】次に酸化シリコン又は酸化学化シリコンからなる第1の開間地域膜6052を50060500 加の厚きで形成力で、未実施別では、窒化生素を用い 1000mmの厚きで形成した。その後、ソース領域またはドレイ対域6033~6038に達するコンタク ホールを形成、ソース配域6053、6055、6 057と、ドレイン配域6053、6055、6 057と、ドレイン配域6054、6056、6058 を形成する。なお、図示していないが、本実施別では2 ケース配線、ドレイン配域・13度60m、登業 を含むて1度40m、S1を含むアルミコクへ履30 のm、丁1度10mをスパック法で連続して形成 たる解検流の700mmをスパック法で連続して形成 したる解検流の700mに関する
- 【0147】次にソース配線6053、6055、60 57と、ドレイン配線6054、6056、6058を 覆うように第1層間絶線数6052上に繁化注素脱から なるバッシベーション版6060を220nmの厚さで 彩成する。(図10(C))
- そしてバッシベーション製6060を覆うようにして第 2層間触縁膜6061が形成される。この第2層間絶縁 版6061はアクリル限からなり、厚さが800nmに 形成される。
- 【0148】アクリルトからなる第2層間絶縁膜606 1を150℃、0.3hrの条件で加熱した後、第2層間絶縁膜6061の上にTi膜またはTiを主成分とする厚さが100nmの遮光膜6062を形成する。(図10(A))
- 【0149】そして、遮光膜6062を覆うように第2 層間絶縁膜6061上に第3層間絶縁膜6063を形成

- した。第3 層間絶縁膜6063はアクリル膜からなり、 その厚さは500nm~1000nmで形成される。本 実施例では第3 層間絶縁膜6063の厚さを800nm とした。(図10(B))
- 【0150】第3層間絶縁限6063にはコンタクトホールが残され、その後、商業電極6064が形成され、その後、商業電極6064が形成される、本実施門では西業電優6064の厚さを2.8μm とした。画業電極6064はコンタフトホールを介してドレイン登載6058と電気的に接続される。画業電極6064は透明準電影を用いれば良い。(図10(C))
- 【0151】以上のように、本発明の半導体装置はドライバー開路および海索でトリクス回路に様々な特徴を有 しており、これの削泉効果によって明らく高時では 像が得られ、動作性能および信頼性の高い電気光学装置 を得ら、もして、そのような電気光学装置を添品として 搭載したる質性なる子機巻を得る
- 所載したのITMになる「Vose Cve Oo。 (0152] 民族例3本原典明を実施して形成された CMのS回路や職業船は様々な電気光学経置(アウティ プロトリクス型係品ディスプレイ、アクティブマトリク 又型ELディスプレイ、アクティブマトリクス型ELディスプレイ、アクティブトリクス型ECディスプレイ)に用いることができる。即ち、それら電気 光学装置を表示部に組み込んだ電子機器全てに本脚発明 字装飾できる。
- (0153) 本の様な電子機器としては、ビデオカメ ラ、デジタルカスラ、ブロジェクター(リア型または リント型)、ヘッドマウントギィスプレイ(ゴーグル ディスプレイ)、カーナビゲーション、カーステレオ、 バーソナルコンピュータ、携帯情報端末(ヒバイルコン レュータ、携帯電量または電子電等等)などが挙えれる。 それちの一例を図14、図15及び図16に示す。 (01541図14(A)はバーソナルコンピュータで カ)、本体2001、直接入力報2002、表示部20 03、キーボード2004等を含む。本発明を画像入力 部2002、表示器2003やその他の信号制例回路に 調用することができる。
- 【0155】図14(B)はビデオカメラであり、本体 2101、表示部2102、音声入力部2103、操作 スイッチ2104、バッテリー2105、受像部210 6等を含む。本発明を表示部2102やその他の信号制 物間路に適用することができる。
- 【0156】図14(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体2201、カメラ都2202、受懐都2203、接作スイッチ2204、表示都2205等を含む。本発明は表示都2205やその他の信号期間回路に適用できる。
- 【0157】図14(D)はゴーグル型ディスプレイで あり、本体2301、表示部2302、アーム部230 3等を含む。本発明は表示部2302やその他の信号制 御回路に適用することができる。

- 【0158】図14(E)はプログラムを記録した記録 媒体(以下、記録媒体と呼ぶ)を用いるアレーヤーであ り、本体2401、表示部2402、スピーカ部240 3、記録媒体2404、提作スイッケ2405等をも し、なお、このアレーヤーは記録媒体としてDVD(D igital Versatile Disc)、CD
- igtial Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部2402やその他の信号側側回路に適用することができる。
- 【0159】図14(F)はデジタルカメラであり、本 体2501、表示部2502、接眼部2503、接作ス イッチ2504、受保部(図示しない)等を含む。本順 発明を表示部2502やその他の信号制御回路に適用す ることができる。
- 【0160】図15(A)はフロント型プロジェクター であり、投射装置2601、スクリーン2602等を含 む、本発明は投射装置2601の一部を構成する液晶表 示装置2808やその他の信号制御回路に適用すること ができる。
- 【0161】図15(B)はリア型プロジェクターであり、本体2701、投射装置2702、ミラー2703、スクリーン2704等を含む。本発明は投射装置2702の一部を構成する液晶表示装置2808やその他の信号制期間略に適用することができる。
- [0162] 次4。 図15 (C) は、図15 (A) 及び 図15 (B) 中における技術装置 2601、2702の 構造の一例を示した図である、技術装置 2601、27 02は、光源光学系2801、ミラー2802、280 4〜2806、ダイクロイックミラー2803、プリズ 2807、激晶表示装置 2808、位相差板 280
- 9、投射光学系2810で構成される。投射光学系28 10は、投射レンズを含む光学系で構成される。本実施 例は三概式の例を示したが、特に限定されず、例えば単 被式であってもよい。また、図15(C)中において矢 印で示した光路に実施者が確宜、光学レンズや、個光機 能を有するフィルムや、位相差を削削されためのフィル ム 1 E7 フィルムや、各相差を削削されためのフィル
- [0163]また。回15(D)は、回15(C)中に が付き迷聴光学系28010種語の一個を示した回であ る。本実施門では、光源光学系2801は、リフレクタ ー2811、光源2812、レンズアレイ2813、2 814、備光波線系2815、東北レンズ2816で 構成される。なお、回15(D)に示した光源光学系は 一例であって特に限定されない。例えば、光源光学系に 実施者が遊覧、光学レンズや、備光機能を有するフィル 本や、位相差を調節するフィルム、18フィルム等の光 学系を設けてもよい。
- 【0164】ただし、図15に示したプロジェクターに おいては、透過型の電気光学装置を用いた場合を示して おり 反射型の電気光学装置をUEL表示装置での適用

- 例は図示していない。
- [0165] 図16(A) は携帯電話であり、本体29 01、音声出力部2902、音声入力部2903、表示 部2904、操作又イッチ2905、アンテナ2906 等を合む、本臓発明を音声出力部2902、音声入力部 2903、表示部2904やその他の信号制御回路に適 用することができる。
- 【0166】図16(B)は携帯書籍(電子書籍)であり、本体3001、表示部3002、3003、記憶線体3004、操作スイッチ3005、アンテナ3006を全含む、本発明は表示部3002、3003やその他の信号回路に適用することができる。
- 【0167】図16(C) はディスプレイであり、本体 3101、支持63102、表示部3103等を含む、 本発明は表示部3103に適用することができる。本発 明のディスプレイは特に大画館化した場合において有利 であり、対角10インチ以上(特に30インチ以上)の ディスプレイには有行るあ。
- 「(0168) 以上の様に、本順発明の適用範囲は極めて 広く、あらゆる分野の電子機器に適用することが可能で ある。また、本実施例の電子機器は実施例1、2のどの ような組み合わせからなる構成を用いても実現すること ができる。
- 【0169】(実施例4)本実施例では、本願発明を用いてEL(エレクトロルミネッセンス)表示装置を作製した例について説明する。
- 【0170】図17(A)は本願発明を用いたEL表示 装置の上間276名。図117(A)において、401 は接板、401はは蓄素部、4012はソース側取動 回路、4013はゲート側取動回路であり、それぞれの 駆動回路社配線4014~4016を経てFPC401 7に至り、外部機器とと接続される。
- 【0171】このとき、少なくとも画素部、好ましくは 駆動回路及び画素部を囲むようにしてカバー材600 0、シーリング材 (ハウジング材ともいう) 7000、 密封材 (第2のシーリング材) 7001が設けられてい
- 6. (0172]また、図17(B)は本実施例のEL表示 装置の順調構造であり、基板4010、下地限4021 の上に緊動回路用下FT(但し、ここではカチャル型 TFTとカナャネル型下FTを組み合わせたCMOS回 路を図示している。)4022及び両常施用下FT40 23(但し、ここでは日と基下への電差を制幹するTF Tだけ扱示している。)が形成されている。これらのT FTは公知の構造(トップゲート構造またはボトムゲート構造)を用いれば長い。
- 【0173】本顧発明は、駆動回路用下FT4022、 画業部用TFT4023に際して用いることができる。 【0174】本顧発明を用いて駆動回路用TFT402 2、画素部用TFT4023が完成したら、樹脂材料で

なる問節継載を「平単化製」402の上に重素部用下 FT4023のドレインと電気的に複雑する連列等電販 でなる開業電極4027を形成する、透明等電販として は、酸化インジウムと酸化スズとの化合物(1下0と呼 ばれる)または酸化インジウムと酸化理鉛との化合物を 用いることができる。そして、画素電極4027を形成 したら、維軽製4028を形成し、画業電積4027上 に開口部を移動する。

【0175】次に、EL層4020を形成する。EL層4020位2000と日材料に用土作24層、正相能32層、充光層、発光層、電子性32層は大は電子往入層)を目由に組み合わせて積層構造となる地の技術を用いばは良い。またし材料には低分子系材料と高分子系(ポリマー系)材料がある。低分子系材料を用いる場合は流着法を用いるが、流分子系材料を用いる場合には、スピンコート法、印刷はまたはインクジェット法等の簡易な方法を用いるとが可能である。

【0176】本実施例では、シャドーマスクを用いて業 者法によりEL層を形成する。シャドーマスクを用いて 無素には長り頭なる発光が可能な先光層(赤色光 層、緑色発光層及び青色発光層)を形成することで、カ ラー表示が可能となる。その他にも、色変調暦(CC M)とカラーフィルターを組み合わせた方式、白色発光 層とカラーフィルターを組み合わせた方式があるがいず れの方法を用いても良い、勿論、単色発光のEL表示装 置とすることもできる。

【0177】EL層4029を形成したら、その上に膝 種403のを形成する。除権4030とEL層4029 の界順に存在する水分や標準は接り網絡しておくことが 望ましい、従って、真空中でEL層4029を否括作界開致 で形成し、大気解放しないで酸極4030を形成すると いった工夫が必要である。本実純例ではマルチチャンバ ー方式(グラスターツール大式)の成態装置を用いるこ をで上述のような成敗を可能とする。

【0178】なお、本実施門では競棒4030として、 LiF(フッ化リチウム)腰とA1(アルミコウム)膜 の積層航途を用いる。具体的にはE1層4029上に素 若法で11m厚のし1F(フッ化リチウム)膜を形成 し、その上に300m厚のアルミニンム腰を形成す も、効油、公知の陰略村町であるMg Ag 電機を用いて も良い、そして陰棒4030は4031で示される領域 指4030に所定の電圧を与えるための電源供給値であ り、幕電性ペースト材料4032を介してFPC401 でに締結される。

【0179】4031に示された領域において陰極40 30と配線4016とを電気的に接続するために、層間 絶縁競4026及び絶縁競4028にコンタクトホール を形成する必要がある。これらは週間地縁膜4026の エッチング時(南素電機用コンタクトホールの形成時) や種縁膜4028のエッチング時(EL層形成前の開西 筋の形成時)に形成しておけば良い。また、軽差膜40 28をエッチングする際に、周間絶縁膜4026まで一括でエッチングしても良い。この場合、層間絶縁期40 26と絶縁解4028が用と関われ行でおれば、コンタトホールの形状を良好なものとすることができる。

【0180】このようにして形成されたEL素子の表面を覆って、バッシベーション膜6003、充填材600 4、カバー材6000が形成される。

【0181】さらに、EL素子都を囲むようにして、カ バー材600と基度4010の内側にシーリング材が 設けられ、さらにシーリング材7000の外側には密封 材(第2のシーリング材)7001が形成される。

(0182) このとき、この充填材6004は、カバー材6000を接合するためが接着初としても機能する。 充填材6004としては、PVC(ポリビニルクロライド)、エポキシ樹脂、シリコーン棚能、PVB(ポリニールバチラル)またはEVA(エチレンビニルアモデート)を用いることができる。この充填材6004の内部に依妊債権を設けておくと、吸湿効果を保持できるので好ましい。

【0183】また、充填材6004の中にスペーサーを 合有させてもよい。このとき、スペーサーをBaOなど からなる粒状物質とし、スペーサー自体に吸湿性をもた せてもよい。

【0184】スペーサーを設けた場合、パッシベーション態6003はスペーサー圧を緩和することができる。 また、パッシペーション酸とは別に、スペーサー圧を緩 和する機能態などを設けてもよい。

【の185】また、カバー材の000としては、ガラス 板、アルミニウム板、ステンレス板、FRP (Fibe rglass-Reinforced Plastic s) 板、PVF (ポリピニルフルオライド) フィルム、 ペイラーフィルム、ポリスステルフィルムまではアクリ ルフィルムを用いることができる。なお、充地材600 4としてPVBやEVAを用いる場合、数十μmのアル ミニウムホイルをPVFフィルムやマイラーフィルムで 挟んだ構造のシートを用いることが有ましい。

【0186】但し、E L素子からの発光方向(光の放射方向)によっては、カバー村6000が透光性を有する必要がある。

【0187】また、配線4016はシーリング材700 のおよび奈封材7001と基度4010との隙間を通っ 下PC4017に電気的に接続される。なお、ここで は配線4016について説明したが、他の配線401 4、4015も同様にしてシーリング材7000および

4、4015も同様にしてシーリング材7000および 密封材7001の下を通ってFPC4017に電気的に 接続される。 【0188】(実施例5]本実施例では、本類発明を用いて実施例4とは異なる形態のEL表示装置を作製した例について、図18(A)、(B)を用いて説明する。図17(A)、(B)と同じ番分も向は同じ部分を指しているので提明は省略する。

【0189】図18(A)は本実施例のEL表示装置の 上面図であり、図18(A)をA-A で切断した断面図 を図18(B)に示す。

【0190】実施例4に従って、EL素子の表面を覆ってバッシベーション膜6003までを形成する。

【0191】さらに、且素子を覆うようにして充填材6 004を設ける。この充填材6004は、かべ−材60 00を発音するための投稿列としても機能する。充填材 6004としては、PVC(ポリビニルクロライド)、 エポキン機勝、シリコーン世際、PVB(ポリビール チラル)またはEVA(エチレンビニルアセテート)を 用いることができる。この光料材6004の内部に完美 利を設けておくた、破透効果を保持できるので変せ、

【0192】また、充填材6004の中にスペーサーを 含有させてもよい。このとき、スペーサーをBaOなど からなる粒状物質とし、スペーサー自体に吸湿性をもた せてもよい。

【0193】スペーサーを設けた場合、バッシベーション腹6003はスペーサー圧を緩和することができる。 また、バッシベーション腹とは別に、スペーサー圧を緩和する複點酸などを設けてもよい。

【0194】また、カバー村6000としては、ガラス 板、アルミニウム板、ステンレス板、FRP (Fibe rglassーReinforced Plastic s) 板、PVF (ボリビニルフルオライド) フィルム、 マイラーフィルム、ボリユステルフィルムまではアンリ ルフィルムを担いることができる。なお、充填材600 4としてPVBやEVAと思いる場合、数十±mのアル ミニウムホイルをPVFフィルムやマイラーフィルムで 挟んだ精造のシートを用いることが容ましい。

【0195】但し、EL素子からの発光方向(光の放射 方向)によっては、カバー材6000が透光性を有する 必要がある。

【01961次に、充焼村6004を用いてかべ一村6 000を接着した後、充英村6004の側面(第2厘) を置うようにフレーA村6001を取り付ける、フレー A村6001はシーリンタ村(接着層として機能する) 6002によって接着される。このとき、シーリング 6002によって接着される。このとき、シーリング 6002としては、光硬化性樹脂を用いるのが好ましい が、EL層の耐熱性が許せば熱硬化性樹脂を用いても発 まで透過しない材料であることが望ましい。また、シー リング村6002の内部に乾燥剤を添加してあっても長 い。 【0197】また、配線4016はシーリング材600 2と基度4010との隙間を通ってFPC4017に運 気的上線接きある。なお、こでは前線4016につい て説明したが、他の配線4014、4015も同様にし てシーリング材6002の下を通ってFPC4017に 実行性上接続をある。

【0198】【実験例6]ここでEL表示パネルにおける 画素部のさらに詳細な断画構造を図19に、上面構造を 図20(A)に、回路限を図20(B)に示す。図1 9、図20(A)及び(B)では共通の符号を用いるの で互いた季観ければ良い。

【0193】図19において、基板3501上に設けられたスイッチング用下下3502は本勤発明のNT下を用いて販金される(実施例1、2多照)、木実施例ではダブルゲート構造としているが、構造及び作製プロセスに大きな違いはないので説明は省南する。但し、ダンゲート株会とすることで表明に二つの下下が直列された構造となり、オフ電流値を低減することができるという相点がある。なは、本実施例ではダブルゲート構造としているが、シングルゲート構造をしているが、シングルゲート構造を特づない、また、本類晩明のPT下が単位で発売しているというが、シングルゲート構造を持つない。また、本類晩明のPT下下番目にて終しても構めない。また、本類晩明のPT下下番目にて終しても構めない。また、本類晩明のPT下下番目にて終しても構めない。また、本類晩明のPT下下番目にて終しても構めない。また、本類晩明のPT下下番目にて終しても構めない。また、本類晩明のPT下下番目にて終しても構めない。また、本類晩明のPT下下番目にて終しても構めない。また、本類晩明のPT下下番目にて終しても聞かる。

102001また、電流側側甲下FT3503は本網発 側のNTFFを用いて解放される。このとき、スイッチ ング用下FT3502のドレイン配線35は配線36は よって電流側側甲下Tのゲート電船37に電気的に接 続きれている。また、38で示される配線は、スイッチ ング用下FT3502が一下電船39a、39bを電気 的に接続するゲートを酸するある。

【0201】このとき、電流制御用下F73503が本 観発明の構造であるとは対常に重要な意味を持つ、電 活制御用下FTはFL素子を流れる電流量を制飾するた めの素子であるため、多くの電流が変れ、熱による劣化 やホットキャリアによる劣化の機能が高い場合である。 そのため、電流制削用下F7のドレイン側に、ゲー ト絶縁限をオレてゲート電極に重なるようにLDD 領域 を設ける本間等の構造を振かって有効である。

【0202】また、本実施例では電流制制用下FT35 03をシングルゲート構造で図示しているが、複数の下 FTを直列につなけたマルチゲート構造しても続い。 さらに、複数のTFTを並列につなげて実質的にチャネル形成頻度を複数に分割し、熱の放射を高い効率で行え あようにした構造としても良い。このような構造は熱に よるが民対策として有効である。

【0203】また、図20(A)に示すように、電流制 脚用TFT3503のゲート電極37となる配線は35 04で示される領域で、電流制制用TFT3503のド レイン配線 40と絶縁膜を小して重なる、このとき、3 504で示される領域ではコンデンサが形成される。こ のコンデンサ3504は電流制御用TFT3503のゲ ートにかかる電圧を保持するためのコンデンサとして機 能する。なお、ドレイン配線40は電流保給線(電源 線)3506に接続され、常に一定の電圧が加えられて いる。

【0204】スイッチング用下下了3502及び電流制 期間下下了3503の上には添1バッシベーシェン製札 が受けられ、そり上低間密接数でなる予理化限42 が形成される、平坦化膜42を用いて下下下による段差 を平坦化することは非常に重要である。後に形成される 上尾帽よ神宗に水少、段差が存在することに下 発光不良を起こす場合がある。従って、EL層をできる だけ平坦底に形成しうるように画素電極を形成する前に 平坦化とで35ととが望ました。

【0205】また、43は反射性の高い導電酸でなる両 素電艦 (E上集子の険格)であり、電流調制用で13 503のドレインに電気炉に接続される。両素電極43 としてはアルミニウム合金原、網合金根または総合金原 など低低抗な準度制またはそれの原限酸を用いること が好ましい、勿論、他の導電膜との種類構造としても良

[0206]また、絶縁版(付ましくは樹脂)で形成さ たバックタ44、40はより形成された湯(南葉に相 当する)の中に発光層45が形成される。なお、ここで は一繭またが形示していていが、R(赤)、G(緑)、 B(青)の各でよびに入発光層を中り分けても良い。 発光層とする有限とし材料としてはま現役オツマー系材 料を用いる。代表的なおりマー系材料としては、ボリバ ラフェニレンビニレン(PPV)系、ボリビニルカルバ ゾール(PVK)系、ボリフルオレン系などが挙げられ る。

[0207] なお、PPV系布機EL材料としては様々な恋型のものがあるが、例えば「H. Shenk,H.Becker,O.G sem.E.Kluge,W.Kreuder,and H.Spreitzer, "Polysers for Light Enitting Diodes", Euro Display, Proceeding s, 1999,p. 33-37]、や物開平10-92576分級に記載されたような材料を用いれば良い。

[0208] 具体的交発光層としては、赤色に発光する 発光層にはシアノボリフェニレンビニレン、接色に発光 する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレンとは人はポリアル キルフェニレンを用いなは気い、限別は30~150n 何 哲意とくは40~100 nm)とすれば長い。

[020] 但し、以上の解注発光樹として用いること のできる有機Eし材料の一例であって、これに限定する 必要はまったくない。発光順、電荷確認用または電荷注 入層を自由に組み合わせてEし層(発光及びそのための キャリアの移動を行わせるための層)を形成すれば良 い。

【0210】例えば、本実施例ではポリマー系材料を発

光層として用いる例を示したが、低分子系有機EL材料 を用いても良い。また、電荷輸送層や電荷注入層として 炭化生素等の無機材料を用いることも可能である。これ らの右機EL材料や無機材料は公知の材料を用いること ができる。

【0211】本実験例では発売層45の上にPEDOT (ポリオオフェン)またはPAni、ボリアニリン)で なる正孔注入層46を設けた限層構造のEL層としてい あ。そして、正孔注入層46の上には透明等電源でなる 陽極47が設けられる。未実験例の場合、発光層45で 生成された光注上面側に向かって(下下の上方にかかって)放射されるため、陽極は透光性でなければならな い、透明等電限としては接近インジウムと膨低平太との 化合物や酸化インジウムと膨低率数との化合物を打る ことができるが、耐熱性の低い発光層や正孔注入層を形 成した彼で形成するため、可能な限り低温で成款できる 成した彼で形成するため、可能な限り低温で成款できる ののが終ましい。

【0212】陽極イまで関連された時点でEL素子3 505が完成する。なお、ここでいうEL素子3505 は、商業電板(像板)43、発光層45、正孔は入層4 6及び陽極47で形成されたコンデンサを指す。図36 Aに示すように再業電極43位調業の期間には12であったが、商業全体がEL素子として機能する。従って、発光の利用効率が非常に高く、明るい確康表示が可能となる。

【0213】ところで、木実練例では、陽極47の上に さらに第2パッシペーション選48を設けている。第2 パッシペーション関48としては繁化生業酸または繁化 能化注業酸が好ましい。この目的は、外部とEL事学と を適断することであり、有機Eし材料の極化による多化 を防气意味と、有機Eし材料からの脱ガスを抑える意味 との両方を併せ持つ。これによりEL表示装置の信頼性 が高かられる。

【0214】以上のように本願発明のEL表示パネルは 図19のような精造の贋業からなる面質無を有し、オット 電流酸の十分に低いスイッチング用下FFと、ホット キップ注入に強い電流制御用下FTとを有する。そっ て、高い偏類性を有し、且つ、良好と両便表示が可能な EL表示パネルが得られる。

【0215】なお、本実施例の構成は、実施例1、2の 構成と自由に組み合わせて実施することが可能である。 また、実施例3の電子機器の表示部として本実施例のE し表示パネルを用いることは有効である。

[0216] 実施例71本実施例では、実施例6に示した商業部において、E L素子3505の構造を反転させ 水構造について説明する。説明には図21を用いる。なお、図19の構造と異なる点はE L素子の部分と電流制 制用TFTだけであるので、その他の説明は省略することとする。

【0217】図21において、電流制御用TFT350

3は本廳発明のPTFTを用いて形成される。作製プロセスは実施例1、2を参照すれば良い。

【0218】本実施例では、画業電極(陽極)50として透明薄電源を用いる。具体的には酸化インジウムと酸 化亜鉛との化合物でなる薄電膜を用いる。勿論、酸化イ ンジウムと酸化スズとの化合物でなる導電膜を用いても 良い。

[0219] そして、絶数限でなるバンク51a、51b が形成された後、落後性によりポリビニルカルバゾールでなる発光層52が形成される。その上にはカリウムアセチルアヒトネート(acackと表記される)でなる電子控入層53、アルミニウム合金でなる極極54が形成される。この場合、能称54がバッシベーション限としても機能54。こうしてEL業子3701が形成される。

【0220】本実施例の場合、発光層52で発生した光は、矢印で示されるようにTFTが形成された基板の方に向かって放射される。

【0221】なお、本実絶例の構成は、実施例1、2の 構成と自由に組み合わせて実施することが可能である。 また、実施例3の電子機器の表示部として本実施例のE し表示パネルを用いることは有効である。

[0222] (実施例3)未実施所では、図20(B)に 元した凹路図とは異なる株造の画素とした場合の例につ いて図22(A)~(C)に示す。さお、本実施例にお いて、3801はスイッチング用下FT3802のツー 五酸線、3803はスイッチング用下FT3802のゲー 一ト配線、3804は電流前側用下FT、3805はコ ンデンサ、3806、3808は電流情格線、3807 ほヒ1条子とする。

[0223] 図22(A)は、二つの耐暑間で高流供給 線3806を共通とした場合の例である。即ち、二つの 酸素が電流供給線3806を中心に線対称となるように 形成されている点に特徴がある。この場合、電源供給線 の本数を減らすことができるため、画楽部をさらに高荷 細化することができる。

【0224】また、図22(B)は、電流供給解380 8をゲート配解3803と平行に設けた場合の例であ る。なお、図22(B)では電波は結構3808とゲー ト配解3803とが進たらないように設けた構造となっ ているが、両者が異なる層に形成される配線であれば、 絶縁観を介して重なるように設けることもできる。この場合、電源供給解3808とゲート配解3803とで専 有面積を共有させることができるため、画素部をさらに 高精細化することができる。

【0225】また、図22(C)は、図22(B)の構造と同様に電流供給線3808をゲート配線3803と 平行に設け、さらに、二つの商素を電流供給線3808 を中心に線対称となるように形成する点に特徴がある。

また、電流供給線3808をゲート配線3803のいず

れか一方と重なるように設けることも有効である。この 場合、電源供給線の本数を減らすことができるため、画 素部をさらに高精細化することができる。

【0226】なお、本実施例の構成は、実施例1、2、 4または5の構成と自由に組み合わせて実施することが 可能である。また、実施例3の電子機器の表示部として 未実施例の画業構造を有するEL表示パネルを用いるこ とは右動である。

【0227】[実施例9]実施例6に示した図20

(A)、(B)では電流制御用下下3503のゲート にかかる電圧を除持するためにコンデンサ3504を設 おく構造したいるが、コンデンサ3504をである こをも可能である。実施別17の場合、電流制即用下F T3503として実施例、2に示すような本類発明の NTFTを用いているため、ゲート経経製を介してゲート電料に重なるように設けられてしDD別級を有してい この虚なり合った領域には一般がにゲートを受け ばれる音生容量が形成されるが、本実施例ではこの寄生 容量とコンデンサ3504の代わりとして積極的に用い るに実物がある。

【0228】この寄生容暴のキャパシタンスは、上記ゲート電極と LDD 領域とが重なり合った面積によって変化するため、その重なり合った領域に含まれる LDD 領域の長さによって決まる。

【0229】また、実施例8に示した図22(A)、

(B), (C)の構造においても同様に、コンデンサ3 805を省略することは可能である。

【0230】なお、本実施例の構成は、実施例1、2、 4~8の構成と自由に組み合わせて実施することが可能 である。また、実施例3の電子機器の表示部として本実 施例の画業構造を有するEL表示パネルを用いることは 有効である。

### [0231]

【発明の効果】本顧発明により、非晶質半導体膜をハロ ゲン元素で終端させることで、非晶質半導体膜を熱結晶 化法やレーザー結晶化法を用いて作製される結晶質半導 体膜の配向性を高めることができる。

【0232】さらに、そのような結晶質半導体膜を用いることでTFTの特性を向上させ、特性バラツキを低減させることができる。


# 【図面の簡単な説明】

- 【図1】 画素回路と制御回路の作製工程を示す図。
- 【図2】 画素回路と制御回路の作製工程を示す図。
- 【図3】 画素回路と制御回路の作製工程を示す図。
- 【図4】 画素回路と制御回路の作製工程を示す図。
- 【図5】 TFTの作製工程を示す図。
- 【図6】 TFTの作製工程を示す図。
- 【図7】 TFTの作製工程を示す図。
- 【図8】 TFTの作製工程を示す図。
- 【図9】 TFTの作製工程を示す図。




.







[**3**2]




[図3]





【図4】





【図12】

















フロン	トベーシ	/の続き

(51) Int. Ct. 7		識別記号	FI			7-73-ド(参考)
H01L	21/20		H01L	21/316	M	5F110
	21/205			21/318	C	5G435
	21/316			21/322	R	
				29/78	627G	
	21/318		G02F	1/136	500	

Fターム(参考) 2H092 JA34 KA05 MA08 MA26 NA24 50094 AA13 AA21 AA25 AA43 AA56 BAQ3 BA27 BA43 CA19 DA13 DB01 DB04 EA04 EA05 EA10 EB02 FA01 FA02 FB02 FB03 FB05 FB12 FB14 FB15 GB10 5F045 AA03 AA06 AA08 AB01 AB04 ABO6 ACO1 ACO2 AC17 AFO7 AF16 BB12 BB16 CA15 DA61 HA15 HA16

> 5F052 AA15 CA00 DA02 DB02 DB03 DB07 EA15 FA06 GB05 GB09 JA04 JA10

> 5F058 BA20 BB04 BB07 BC02 BC04 BCO8 BC11 BD01 BD04 BD10 BF07 BF12 BF23 BF29 BF34 BF62 BF63 BF68 BH01 BJ01

> BJ10 5F110 AA12 AA30 BB02 BB04 DD01 DD03 DD05 DD06 DD11 DD13 DD14 DD15 DD25 EE01 EE02 EE04 EE05 EE06 EE08 EE14 EE15 EE27 EE44 FF02 FF03 FF04 FF06 FF09 FF23 FF28 FF30 FF36 GG01 GG02 GG25 GG32 GG33 GG34 GG35 GG36 GG43 GG45 GG47 GG52 GG55 HJ01 HJ04 HJ13 HJ18 HJ23 HL03 HL04 HL06 HL12 HM13 HM14 HM15 NN03 NN04 NN22 NN23 NN24 NN27 NN35 NN40 NN44 NN45 NN46 NN47 NN52 NN54 NN55 NN58 NN72 PP01 PP03 PP10 PP13 PP23 PP34 PP35 0001 0011 0019 0024 0025 0028

> 5G435 AA16 AA17 BB05 BB12 CC09 EE31 HH12 HH13 HH14 KK05